U-MTK 9

================================================================================

1. 3nm/4nm "ALL-BIG-CORE" ARCHITECTURE & HARDWARE TOPOLOGY

================================================================================

The AMAOE U-MTK9 stencil represents the pinnacle of mobile hardware repair, engineered

specifically for MediaTek's top-tier Dimensity 9000 flagship series featuring TSMC 3nm (N3E)

and 4nm (N4P) architectures with extreme current demands (exceeding 25A on dynamic transients):

A. ALL-BIG-CORE APPLICATION PROCESSORS (MT6991Z / MT6989W / MT6985W):

   - Dimensity 9400 (MT6991Z):

     * Process & Die: TSMC 3nm 2nd-Gen (N3E), ~126 mm2 die area.

     * Core Setup: 1x Cortex-X925 @ 3.63 GHz + 3x Cortex-X4 @ 3.3 GHz + 4x Cortex-A720 @ 2.4 GHz.

     * Packaging: Advanced FOPLP-PoP with high-speed 4-channel 16-bit memory interconnects.

     * Thermal Density: Eliminating efficiency cores creates extreme localized heat concentration

       under sustained 120W charging and ray-traced gaming. Ball micro-cracks occur most frequently

       under the Cortex-X925 core power loop and adjacent ground planes.

   - Dimensity 9300 / 9300+ (MT6989W):

     * The industry's first all-big-core mobile SoC (4x Cortex-X4 + 4x Cortex-A720).

     * Thermal Stress Symptoms: Frozen screen on boot animation, dropping into BROM mode

       (VID/PID 0e8d:0003), or failure to detect high-speed UFS 4.0 storage.

   - Dimensity 9200 / 9200+ (MT6985W):

     * Cortex-X3 architecture with Immortalis-G715 ray-tracing GPU.

B. MULTI-PMIC POWER ARCHITECTURE (MT6376P + MT6375P + MT6379P + MT6373):

   - Unlike mid-range single/dual PMIC setups, the Dimensity 9400/9300 requires a coordinated

     cluster of four specialized PMICs communicating over high-speed SPMI:

     * Master PMIC (MT6376P / MT6376FP): Controls boot sequencing, RTC, 1.8V system I/O (VIO18),

       analog baseband LDOs, and master reset (RESETB).

     * Slave PMICs (MT6375P & MT6379P): Dedicated multi-phase high-current step-down converters

       feeding the Cortex-X925/X4 clusters and Immortalis-G925/G720 GPU cores (0.55V - 0.95V DVS).

     * Sub-PMICs (MT6373EW / MT6373DW): Ultra-low-noise linear regulators powering the APU (AI NPU)

       and MIPI D-PHY/C-PHY camera interfaces.

   - Dual-Cell Fast Charge Pump (Southchip SC8571):

     * High-efficiency 8A direct charger pump. A shorted high-side FET inside SC8571 will clamp the

       entire VBUS line, causing 0.000 A charging current and hot-spotting near the battery FPC.

C. CONNECTIVITY & MEMORY (MT6639, RAM 496, BGA153):

   - MT6639AEW / BEW: MediaTek's Wi-Fi 7 combo chip operating at 320 MHz channel widths.

     Precise coplanar ball height is essential; any ball variance causes 6 GHz Wi-Fi dropouts.

   - RAM 496: Dedicated PoP memory ring mating 16GB-24GB LPDDR5X/5T SDRAM atop the MT6991Z/MT6989W SoC.

   - BGA153: JEDEC UFS 4.0 storage running on dual-lane M-PHY Gear 5.

================================================================================

2. SOLDER ALLOY SELECTION & TEMPERATURE HIERARCHY

================================================================================

Due to the fine 0.35 mm pitch of MT6991Z and the stacked PoP architecture, following the

dual-temperature alloy strategy is mandatory:

- Bottom Tier (Dimensity SoC base, BGA153, MT6376P, MT6375P to Motherboard):

  * Primary Solder Paste: Sn63/Pb37 Eutectic Alloy (Melting Point: 183°C).

  * Mesh Particle Size: Type 4 (20 - 38 microns) or Type 5 (15 - 25 microns) ultra-fine powder.

- Upper Tier (RAM 496 onto Dimensity SoC Interposer):

  * MANDATORY Low-Temperature Solder: Sn42/Bi58 Alloy (Melting Point: 138°C) or Sn62/Pb36/Ag2 (179°C).

  * Critical Rule: The upper RAM reflow temperature (235°C - 245°C air) must not reach the 183°C

    melting point of the lower SoC balls, preventing bridging and inter-ball collapse under CPU weight.

- RF PAMiD & Charge Pump ICs (MT6639, SC8571):

  * Use Sn63/Pb37 (183°C) to withstand 120W charging currents without solder electromigration.

================================================================================

3. TIER-4 PoP SEPARATION & REBALLING WORKFLOW

================================================================================

STEP 1: PRE-HEATING & PoP RAM SEPARATION

1. Secure the board in a dedicated high-mass CNC logic board fixture. Mask surrounding plastic FPC

   connectors, SIM trays, and periscope camera modules with dual-layer aluminum heat-deflector tape.

2. Bottom Pre-Heat: Set bottom preheater to 155°C - 165°C across the board underside.

3. Apply tacky flux around the perimeter of the RAM 496 memory chip.

4. Hot Air Wand: Set to 355°C - 365°C with an 8 mm or 10 mm circular nozzle (airflow 45%).

5. Heat the RAM in continuous rectangular motions from 1.5 cm distance for 30-35 seconds.

6. Insert an ultra-thin 0.06 mm curved separation blade into the corner epoxy seam between the RAM

   and SoC. Lift the RAM vertically off the SoC interposer ring without applying downward pressure.

7. Reheat the lower Dimensity SoC (MT6991Z/MT6989W) to 365°C and lift straight off the motherboard.

STEP 2: PAD RESURFACING & EPOXY REMOVAL

1. Lower hot air to 250°C. Apply moderate RMA flux and gently remove softened black underfill glue

   from the PCB pads and IC package margins using a non-scratch copper scraper blade.

2. Tin the footprint pads with 183°C leaded solder using a 330°C micro-soldering iron (C210-K knife tip).

3. Lay high-purity copper desoldering wick across the pads and glide the flat iron face across the

   wick without applying downward pressure.

4. Level the IC base pads until smooth and planar. Clean with 99.9% IPA until mirror-clean.

STEP 3: REBALLING WITH THE AMAOE U-MTK9 STENCIL

1. Seat the cleaned IC into a magnetic reballing fixture.

2. Overlay the corresponding aperture on the U-MTK9 stencil:

   - For Dimensity 9400, align with MT6991Z.

   - For Dimensity 9300, align with MT6989W.

   - For Dimensity 9200, align with MT6985W.

   - For RAM, align with aperture "RAM 496".

   - For power ICs, align with MT6376P, MT6375P, MT6379P, or SC8571.

3. Verify that the circular anti-bulging expansion holes surround the chip perimeter to prevent

   stencil warping under heat.

4. Spread Sn63/Pb37 paste into the apertures at a 45° angle with a flexible steel spatula. Wipe the

   surface 100% clean of excess solder beads.

5. Hold the stencil down firmly at the margins with bent-tip titanium tweezers.

6. Direct hot air at 310°C - 325°C (airflow 25% - 30%) 3 cm above the stencil, moving inward.

   Observe the paste coalesce into uniform spherical balls.

7. Allow 8-10 seconds to cool and solidify before lifting the stencil vertically.

8. Apply a drop of liquid flux and pass hot air for 3 seconds at 300°C for final spherical centering.

STEP 4: TWO-STAGE INSTALLATION

1. Stage 1 (Dimensity SoC to Motherboard):

   - Apply a micro-thin film of tacky flux across the PCB pads (shiny, not flooded).

   - Align the SoC to the silkscreen corner brackets (Pin 1 orientation matched).

   - Reflow with hot air at 345°C - 355°C (bottom preheat at 155°C). When surface tension centers the

     chip, verify with a gentle 0.1 mm tweezer nudge test.

2. Stage 2 (RAM 496 onto SoC Interposer):

   - Cool the board completely to room temperature.

   - Apply a micro-layer of low-viscosity flux across the upper SoC contact ring.

   - Align the reballed RAM 496 (Pin 1 dot aligned to SoC Pin 1).

   - Reflow at 240°C - 250°C (if using 138°C low-melt paste) or 310°C (if using 179°C paste) with low

     airflow (25%). The lower 183°C SoC base solder joints remain completely solid and undisturbed.

================================================================================

4. ELECTRICAL DIAGNOSTICS & FAULT MATRIX

================================================================================

1. Diode-Mode Impedance Verification (Unpowered board, Red probe to GND, Black probe to test point):

   - VPROC / VCORE Buck Coils (MT6376P / MT6379P) : 0.008 V - 0.035 V (Normal low-impedance core state).

   - VIO18 (1.8V System I/O Rail)                : 0.380 V - 0.490 V (Short indicates PMIC/SoC bridge).

   - VSYS / VBAT (Primary Battery Rail)          : 0.420 V - 0.540 V (Short < 0.050 V indicates blown SC8571).

   - LPDDR5X / LPDDR5T VDD1 / VDD2               : 0.250 V - 0.380 V.

2. DC Power Supply Boot-Up Analysis (4.0V DC Input on VBAT):

   - 0.000 A Standby: Normal prior to pressing Power button.

   - 20 mA - 90 mA Leakage (Pre-Power): Blown high-side buck MOSFET inside MT6376P or shorted SC8571.

   - Press Power -> Fixed 35 mA - 60 mA: MT6376P has powered on, but 26 MHz master clock is missing,

     or RESETB line is held low by the CPU.

   - Press Power -> Cycles 80 mA -> 170 mA -> Drops to 0 mA: CPU has initialized; RAM 496 upper layer

     is open, unseated, or UFS 4.0 storage is unpowered. Re-seat or reball the RAM 496 package.

   - Normal Boot Progression: Steps steadily from 110 mA -> 350 mA -> 850 mA -> 1.5 A+ into Android OS.