U-MTK 6

================================================================================

1. ADVANCED SILICON & PACKAGING ARCHITECTURE (DIMENSITY 1000/1100/1200)

================================================================================

The AMAOE U-MTK6 stencil is engineered for MediaTek's first true flagship 5G platforms,

which combine high clock speeds (up to 3.0 GHz Cortex-A78), 9-core Mali-G77 GPUs, integrated

Sub-6GHz 5G modems, and ultra-high-density dual-cell fast-charging systems:

A. APPLICATION PROCESSORS & PACKAGE-ON-PACKAGE (PoP) MEMORY:

   - MT6893Z (Dimensity 1200) & MT6891Z (Dimensity 1100):

     * Process & Die: TSMC 6nm EUV (N6) node with extreme transistor density.

     * CPU Tri-Cluster: 1x Cortex-A78 Ultra @ 3.0 GHz + 3x Cortex-A78 Super @ 2.6 GHz + 4x Cortex-A55 @ 2.0 GHz.

     * Packaging: High-density FOPLP-PoP with an upper 556-ball perimeter landing ring designed

       to mate directly with the RAM 556 LPDDR4X/LPDDR5 memory package.

     * Thermal Cycling Failure Mode: Due to aggressive sustained thermal throttling during fast

       charging and gaming, the central VDD_CPU big-core and VDD_GPU solder balls suffer solder

       fatigue and micro-cracking. Symptoms: Sudden reboot into Fastboot mode, freeze on vendor

       boot animation, or complete lack of baseband (IMEI unknown).

   - MT6889Z / MT6885Z (Dimensity 1000 / 1000+):

     * TSMC 7nm FinFET process with 9-core Mali-G77 MC9 GPU and integrated dual 5G SIM baseband.

B. POWER TREE TOPOLOGY (MT6359VPP + MT6360PP + MT6315GP + SC8571):

   - Primary System PMIC (MT6359VPP):

     * Manages system sequencing, 1.8V digital I/O (VIO18), 32.768 kHz RTC clock, baseband power,

       and hardware reset release (RESETB).

   - Companion Sub-PMIC (MT6360PP):

     * WLCSP package integrating a 3A battery charger, USB Type-C CC/PD logic, dual ±5V display bias

       supplies, and camera flash LED drivers.

     * Primary Diagnostic Check: If the device exhibits 0.000 A charging current and rapid board

       overheating near the battery connector, MT6360PP is shorted internally between VBUS and GND.

   - Core Auxiliary PMIC (MT6315GP):

     * Multi-phase buck converter providing clean, high-amperage dynamic power directly to the

       3.0 GHz Cortex-A78 core.

   - Ultra-Fast Charge Pump (Southchip SC8571):

     * 2-cell 8A switched-capacitor direct charger (up to 80W efficiency). Converts 10V/11V input

       down to 5V battery voltage at 97%+ efficiency. An internal short on SC8571 will clamp the

       main VBUS/VSYS rails, preventing the phone from turning on.

C. CONNECTIVITY & MEMORY (MT6635XP, BGA254, BGA153):

   - MT6635XP: Wi-Fi 6 + Bluetooth 5.2 connectivity chip. Requires precise, coplanar solder balls

     to prevent 5 GHz Wi-Fi weak signal or Bluetooth audio stutter.

   - BGA254 / BGA153 Storage: Supports UFS 3.1 data transfer rates exceeding 1200 MB/s.

================================================================================

2. SOLDER ALLOY HIERARCHY & THERMAL PROFILES

================================================================================

Because Dimensity 1100/1200 devices utilize stacked Package-on-Package (PoP) memory alongside

dense 0.12 mm stencil apertures, following the dual-temperature alloy strategy is mandatory:

- Bottom Tier (Dimensity SoC base, BGA254, BGA153, MT6359VPP, MT6893Z to PCB):

  * Primary Solder Paste: Sn63/Pb37 Eutectic Alloy (Melting Point: 183°C).

  * Mesh Particle Size: Type 4 (20 - 38 microns) or Type 5 (15 - 25 microns) ultra-fine powder.

- Upper Tier (RAM 556 onto Dimensity SoC Interposer):

  * MANDATORY Low-Temperature Solder: Sn42/Bi58 Alloy (Melting Point: 138°C) or Sn62/Pb36/Ag2 (179°C).

  * Critical Rule: Melting point of the RAM solder must be 15°C to 45°C LOWER than the SoC base balls.

    Reflowing the upper RAM at 240°C air temperature will not disturb or bridge the 183°C SoC base joints.

- Fast-Charging & Sub-PMIC ICs (SC8571, MT6360PP, MT6315GP):

  * Use Sn63/Pb37 (183°C) to withstand the high continuous current of 65W/80W charging without joint creep.

================================================================================

3. ADVANCED TIER-4 PoP SEPARATION & REBALLING WORKFLOW

================================================================================

STEP 1: PRE-HEATING & PoP RAM SEPARATION

1. Secure the board in a dedicated high-mass CNC logic board fixture. Mask surrounding plastic FPC

   connectors, SIM trays, and cameras with aluminum heat-deflector tape.

2. Bottom Pre-Heat: Set bottom preheater to 150°C - 160°C across the board underside.

3. Apply tacky flux around the perimeter of the RAM 556 memory chip.

4. Hot Air Wand: Set to 355°C - 365°C with an 8 mm circular nozzle (airflow 45%).

5. Heat the RAM in continuous rectangular motions from 1.5 cm distance for 30-35 seconds.

6. Insert an ultra-thin 0.06 mm curved separation blade into the corner epoxy seam between the RAM

   and SoC. Lift the RAM vertically off the SoC interposer ring without applying downward pressure.

7. Reheat the lower Dimensity SoC (MT6893Z/MT6889Z) to 365°C and lift straight off the motherboard.

STEP 2: PAD RESURFACING & EPOXY REMOVAL

1. Lower hot air to 250°C. Apply moderate RMA flux and gently remove softened black underfill glue

   from the PCB pads and IC package margins using a non-scratch copper scraper blade.

2. Add fresh 183°C leaded solder to the footprint using a 330°C micro-soldering iron (C210-K knife tip).

3. Level with high-purity copper desoldering wick until all PCB and SoC pads are mirror-flat.

4. Clean thoroughly with 99.9% IPA. Inspect under a stereo microscope (20x-40x) to confirm all pads

   are intact and coplanar.

STEP 3: REBALLING WITH THE AMAOE U-MTK6 STENCIL

1. Seat the cleaned IC into a magnetic reballing fixture.

2. Overlay the corresponding aperture on the U-MTK6 stencil:

   - For MT6893Z/6891Z or MT6889Z/6885Z, align with the marked SoC arrays.

   - For RAM, align with aperture "RAM 556".

   - For PMICs, align with MT6359VPP, MT6360PP, MT6315GP, or SC8571.

3. Verify that the circular anti-bulging expansion holes surround the chip perimeter to prevent

   stencil warping under heat.

4. Spread Sn63/Pb37 paste into the apertures at a 45° angle with a flexible steel spatula. Wipe the

   surface 100% clean of excess solder beads.

5. Hold the stencil down firmly at the margins with bent-tip titanium tweezers.

6. Direct hot air at 310°C - 325°C (airflow 25% - 30%) 3 cm above the stencil, moving inward.

   Observe the paste coalesce into uniform spherical balls.

7. Allow 10 seconds to cool and solidify before lifting the stencil vertically.

8. Apply a drop of liquid flux and pass hot air for 3 seconds at 300°C for final spherical centering.

STEP 4: TWO-STAGE INSTALLATION

1. Stage 1 (Dimensity SoC to Motherboard):

   - Apply a micro-thin film of tacky flux across the PCB pads (shiny, not flooded).

   - Align the SoC to the silkscreen corner brackets (Pin 1 orientation matched).

   - Reflow with hot air at 345°C - 355°C (bottom preheat at 150°C). When surface tension centers the

     chip, verify with a gentle 0.1 mm tweezer nudge test.

2. Stage 2 (RAM 556 onto SoC Interposer):

   - Cool the board completely to room temperature.

   - Apply a micro-layer of low-viscosity flux across the upper SoC contact ring.

   - Align the reballed RAM 556 (Pin 1 dot aligned to SoC Pin 1).

   - Reflow at 240°C - 250°C (if using 138°C low-melt paste) or 310°C (if using 179°C paste) with low

     airflow (25%). The lower 183°C SoC base solder joints remain completely solid and undisturbed.

================================================================================

4. ELECTRICAL DIAGNOSTICS & FAULT MATRIX

================================================================================

1. Diode-Mode Impedance Verification (Unpowered board, Red probe to GND, Black probe to test point):

   - VCORE / VPROC Inductors (MT6359 / MT6315) : 0.012 V - 0.045 V (Normal low-impedance buck loop).

   - VIO18 (1.8V System I/O Rail)              : 0.380 V - 0.490 V (Short indicates PMIC/SoC bridge).

   - VSYS / VBAT (Main Battery Line)           : 0.420 V - 0.540 V (Short < 0.050 V indicates blown MT6360/SC8571).

   - LPDDR4X / LPDDR5 VDD1 / VDD2              : 0.260 V - 0.390 V.

2. DC Power Supply Boot-Up Analysis (4.0V DC Input on VBAT):

   - 0.000 A Standby: Normal prior to pressing Power button.

   - 20 mA - 90 mA Leakage (Pre-Power): Blown high-side buck MOSFET inside MT6360PP or shorted TVS diode.

   - Press Power -> Fixed 35 mA - 55 mA: MT6359VPP has initiated, but the 26 MHz crystal oscillator is

     inactive, or the Dimensity SoC is holding RESETB low.

   - Press Power -> Jumps 80 mA -> 160 mA -> Drops to 0 mA (Bootloop / BROM mode): SoC has initialized;

     RAM 556 upper layer is open, unseated, or UFS NAND storage is unpowered. Re-seat or reball RAM 556.

   - Normal Boot Progression: Steps steadily from 100 mA -> 320 mA -> 750 mA -> 1.4 A+ into Android OS.