MU-4

================================================================================

1. CHIP-LEVEL HARDWARE ARCHITECTURE & SILICON TOPOLOGY (MTK MU:4)

================================================================================

The AMAOE MU:4 stencil bridges MediaTek's high-performance 12nm Helio 4G gaming generation

and early TSMC 7nm/6nm Dimensity 5G platforms, supporting both standalone BGA SoCs and

complex Package-on-Package (PoP) stacked memory configurations:

A. DIMENSITY 5G SoCs (MT6885Z / MT6891Z / MT6853V / MT6833V):

   - Dimensity 1000L / 1000 (MT6885Z) & Dimensity 1100 (MT6891Z):

     * Architecture: TSMC 7nm and 6nm FinFET nodes with 4x Cortex-A77/A78 performance cores.

     * Packaging: FOPLP-PoP with a top-mounted 556-ball LPDDR4X/LPDDR5 memory ring.

     * Thermal cycling stress: Prolonged gaming and 65W fast charging produce thermal fatigue across

       the high-density central ground array and dynamic VPROC core power rails.

     * Failure Symptoms: Spontaneous freezing on the vendor boot logo (Oppo / Realme / Xiaomi),

       bootlooping, dropping into MTK USB Preloader / BROM mode, or Wi-Fi hardware greyed out.

       Reballing both the lower SoC base and the top PoP RAM layer using the MU:4 stencil resolves

       broken interposer connections.

   - Dimensity 720 (MT6853V) & Dimensity 700 / 810 (MT6833V):

     * High-volume entry 5G platforms featuring discrete uMCP storage (BGA-254) rather than PoP RAM.

B. HELIO 4G GAMING PROCESSORS (MT6769V / MT6768V / MT6779V):

   - Helio G80 / G85 (MT6769V / MT6768V):

     * Dual-cluster architecture (2x A75 + 6x A55) paired with Mali-G52 MC2 graphics.

     * Solder joint failure pattern: Center VCORE buck inductor balls frequently fracture following

       drops, causing the phone to pull a fixed 30 mA - 55 mA current without booting.

   - Helio P90 (MT6779V):

     * Features an APU 2.0 dual-core NPU. High camera computational workloads generate localized

       thermal stress near the MIPI CSI differential receiver pads.

C. UPPER LAYER PoP MEMORY REBALLING:

   - The "MT6885Z RAM / MT6891Z RAM" aperture provides the exact 556-ball layout required to reball

     the upper LPDDR4X/LPDDR5 SDRAM package.

   - Diagnostic Rule: If a Dimensity 1000/1100 board pulls 80 mA - 140 mA jumping current on a DC power

     supply and drops back to 0 mA, the upper RAM layer has open address/data bus lines.

================================================================================

2. SOLDER ALLOY SELECTION & TEMPERATURE HIERARCHY

================================================================================

Because MT6885Z and MT6891Z utilize stacked Package-on-Package (PoP) memory alongside

0.12 mm stencil apertures, adhering to the dual-temperature alloy strategy is mandatory:

- Bottom Tier (Base SoC: MT6885Z, MT6891Z, MT6853V, MT6833V, MT6769V to Motherboard):

  * Primary Solder Paste: Sn63/Pb37 Eutectic Alloy (Melting Point: 183°C).

  * Mesh Particle Size: Type 4 (20 - 38 microns) or Type 5 (15 - 25 microns) ultra-fine powder.

- Upper Tier (RAM onto SoC Interposer Ring):

  * MANDATORY Low-Temperature Solder: Sn42/Bi58 Alloy (Melting Point: 138°C) or Sn62/Pb36/Ag2 (179°C).

  * Critical Rule: The upper RAM reflow temperature (235°C - 245°C air) must not reach the 183°C

    melting point of the lower SoC balls, preventing bridging and inter-ball collapse under CPU weight.

================================================================================

3. TIER-4 PoP SEPARATION & REBALLING WORKFLOW

================================================================================

STEP 1: PRE-HEATING & PoP RAM SEPARATION

1. Secure the motherboard in a dedicated high-mass CNC logic board fixture. Mask surrounding plastic FPC

   connectors, SIM trays, and cameras with dual-layer aluminum heat-deflector tape.

2. Bottom Pre-Heat: Set bottom preheater to 150°C - 160°C across the board underside.

3. Apply tacky flux around the perimeter of the LPDDR4X/5 RAM chip stacked atop MT6885Z/MT6891Z.

4. Hot Air Wand: Set to 355°C - 365°C with an 8 mm circular nozzle (airflow 45%).

5. Heat the RAM in continuous rectangular motions from 1.5 cm distance for 30-35 seconds.

6. Insert an ultra-thin 0.06 mm curved separation blade into the corner epoxy seam between the RAM

   and SoC. Lift the RAM vertically off the SoC interposer ring without applying downward pressure.

7. Reheat the lower SoC (MT6885Z/MT6891Z) to 365°C and lift straight off the motherboard.

STEP 2: PAD RESURFACING & EPOXY REMOVAL

1. Lower hot air to 250°C. Apply moderate RMA flux and gently remove softened black underfill glue

   from the PCB pads and IC package margins using a non-scratch copper scraper blade.

2. Tin the footprint pads with 183°C leaded solder using a 330°C micro-soldering iron (C210-K knife tip).

3. Lay high-purity copper desoldering wick across the pads and glide the flat iron face across the

   wick without applying downward pressure.

4. Level the IC base pads until smooth and planar. Clean with 99.9% IPA until mirror-clean.

STEP 3: REBALLING WITH THE AMAOE MU:4 STENCIL

1. Seat the cleaned IC into a magnetic reballing fixture.

2. Overlay the corresponding aperture on the MU:4 stencil:

   - For Dimensity 1000/1000L, align with "MT6885Z CPU".

   - For Dimensity 1100, align with "MT6891Z CPU".

   - For upper PoP RAM, align with "MT6885Z RAM / MT6891Z RAM".

   - For Dimensity 720 / 700, align with "MT6853V" or "MT6833V".

   - For Helio G80/G85, align with "MT6769V / MT6768V".

   - For Helio P90, align with "MT6779V".

3. Verify that the circular anti-bulging expansion holes surround the chip perimeter to prevent

   stencil warping under heat.

4. Spread Sn63/Pb37 paste into the apertures at a 45° angle with a flexible steel spatula. Wipe the

   surface 100% clean of excess solder beads.

5. Hold the stencil down firmly at the margins with bent-tip titanium tweezers.

6. Direct hot air at 310°C - 325°C (airflow 25% - 30%) 3 cm above the stencil, moving inward.

   Observe the paste coalesce into uniform spherical balls.

7. Allow 8-10 seconds to cool and solidify before lifting the stencil vertically.

8. Apply a drop of liquid flux and pass hot air for 3 seconds at 300°C for final spherical centering.

STEP 4: TWO-STAGE INSTALLATION

1. Stage 1 (Base SoC to Motherboard):

   - Apply a micro-thin film of tacky flux across the PCB pads (shiny, not flooded).

   - Align the SoC to the silkscreen corner brackets (Pin 1 orientation matched).

   - Reflow with hot air at 345°C - 355°C (bottom preheat at 150°C). When surface tension centers the

     chip, verify with a gentle 0.1 mm tweezer nudge test.

2. Stage 2 (PoP RAM onto SoC Interposer):

   - Cool the board completely to room temperature.

   - Apply a micro-layer of low-viscosity flux across the upper SoC contact ring.

   - Align the reballed RAM (Pin 1 dot aligned to SoC Pin 1).

   - Reflow at 240°C - 250°C (if using 138°C low-melt paste) or 310°C (if using 179°C paste) with low

     airflow (25%). The lower 183°C SoC base solder joints remain completely solid and undisturbed.

================================================================================

4. ELECTRICAL DIAGNOSTICS & FAULT MATRIX

================================================================================

1. Diode-Mode Impedance Verification (Unpowered board, Red probe to GND, Black probe to test point):

   - VCORE / VPROC Inductors (MT6359 / MT6358)  : 0.015 V - 0.045 V (Normal low-impedance buck loop).

   - VIO18 (1.8V System I/O Rail)               : 0.380 V - 0.490 V (Short indicates PMIC/SoC bridge).

   - VBAT / Primary Battery Rail                : 0.420 V - 0.540 V.

   - LPDDR4X / LPDDR5 VDD1 / VDD2               : 0.260 V - 0.390 V.

2. DC Power Supply Boot-Up Analysis (4.0V DC Input on VBAT):

   - 0.000 A Standby: Normal prior to pressing Power button.

   - Fixed 35 mA - 55 mA Current: Primary PMIC has initiated, but the 26 MHz system master clock

     is missing, or the CPU is holding reset low.

   - Jumping 80 mA -> 160 mA -> Drops to 0 mA: CPU has initialized; upper PoP RAM is open/unseated,

     or uMCP storage has corrupt preloader firmware. Re-seat or reball the upper RAM layer.

   - Normal Boot Progression: Steps steadily from 90 mA -> 300 mA -> 700 mA -> 1.3 A+ into Android OS.