QU-1

QUALCOMM MSM8996 / MSM8976 / MSM8992 HARDWARE ARCHITECTURE & SILICON TOPOLOGY

1. CUSTOM KRYO & BIG.LITTLE ARCHITECTURAL ANALYSIS & POWER MANAGEMENT

   - The AMAOE QU:1 stencil covers critical flagship processors featuring Package-on-Package (PoP) memory configurations:

     * Snapdragon 820 / 821 Architecture (MSM8996 / MSM8996 Pro):

       - First custom ARMv8-A 64-bit Kryo CPU core on Samsung's 14nm FinFET LPP node.

       - Dual-PMIC Distributed Topology (PM8996 Master PMIC + PMI8996 Sub-PMIC):

         * PM8996: Connected directly to VPH_PWR (3.6V - 4.2V). Generates Always-On standby rails (VDD_AO_1P8, VDD_AO_0P8), houses the 19.200 MHz Master Crystal buffer (CXO), 32.768 kHz RTC clock, and multi-phase synchronous buck converters supplying:

           - VDD_APC0: Kryo Gold performance cluster dynamic VID (0.65V - 1.15V).

           - VDD_APC1: Kryo Silver efficiency cluster dynamic VID (0.60V - 1.05V).

           - VDD_GFX: Adreno 530 GPU dynamic voltage rail (0.60V - 1.10V).

           - VDD_MEM: Supplies 1.10V to the 1866 MHz quad-channel LPDDR4 memory array.

           - VDD_IO: Standard 1.80V peripheral and bus interface logic.

         * PMI8996: Manages Quick Charge 3.0 switching battery charging, USB Type-C interface, AMOLED/WLED display power, and flash LED driver.

         * SPMI Control Bus: 2-wire serial bus (SPMI_CLK / SPMI_DATA) running at 19.2 MHz linking AP and both PMICs.

     * Snapdragon 652 / 650 (MSM8976 / MSM8956):

       - 28nm HPM big.LITTLE design using ARM Cortex-A72 and Cortex-A53 cores paired with PM8956 / PM8976 PMICs.

     * Snapdragon 808 (MSM8992):

       - 20nm HKMG Hexa-Core (Cortex-A57 + Cortex-A53) paired with PM8994 / PMI8994 PMICs.

       - HISTORIC REPAIR WARNING: MSM8992 and MSM8994 are notorious for severe thermal throttling and micro-ball solder fatigue (e.g., the infamous LG G4 / LG V10 bootloop defect). The high operating temperatures of the Cortex-A57 cluster cause solder joint micro-cracks under the CPU center balls, requiring full reballing with leaded Sn63/Pb37 alloy to achieve long-term reliability.

2. POWER-ON BOOT SEQUENCE & TIMING BENCHMARK

   - Stage 1: VPH_PWR System Bus Generation

     * Connecting battery (VBAT 3.7V - 4.2V) or USB charger initializes the switching converter inside PMI8996 / PMI8994, establishing the main system rail: VPH_PWR (3.6V - 4.2V).

   - Stage 2: Standby Domain & Master Clock Stabilization

     * Master PMIC (PM8996 / PM8956 / PM8994) activates Always-On standby rails (VDD_AO_1P8).

     * Power key line (PWR_KEY_N) is biased to 1.8V. The 32.768 kHz RTC sleep clock stabilizes.

   - Stage 3: Hardware Power-On Trigger

     * Power key is held low (<0.4V) for >100ms.

     * Master PMIC activates the 19.200 MHz Master Reference Crystal (CXO) and asserts CXO_EN.

   - Stage 4: Synchronous Multi-Buck Step-Up

     * Bucks initialize in strict chronological order:

       Buck 1 (VDD_DIG 0.95V): Digital baseband and system bus logic.

       Buck 2 (VDD_MEM 1.10V LPDDR4 / 1.20V LPDDR3): Memory array power.

       Buck 3 & Buck 4 (VDD_APC0 / VDD_APC1 dynamic VID): CPU core clusters.

       Buck 5 (VDD_IO 1.80V): Peripheral bus and memory controller interface.

   - Stage 5: Storage Power, Reset Release & Handshake

     * UFS 2.0 / eMMC 5.1 power rails stabilize (VCC 2.95V, VCCQ 1.80V / 1.20V).

     * Master PMIC asserts RESET_N (1.8V) high to release the MSM processor from reset.

     * Processor loads Primary Bootloader (PBL) from internal BootROM.

     * Within 500ms, the processor asserts PS_HOLD (1.8V) high back to the PMIC.

     * CRITICAL: If PS_HOLD fails to latch high within 500ms, the PMIC drops all buck outputs to 0V and restarts, causing a bootloop or immediate shutoff.

STEP-BY-STEP HOT AIR REWORK & REBALLING METHODOLOGY

1. UNDERFILL REMOVAL & POP SEPARATION (MSM8996 / MSM8976 / MSM8992)

   - Thermal Protection:

     * Flagship Snapdragon 820/808 motherboards feature double-sided SMD placement with delicate UFS storage and RF transceivers. Protect adjacent components with dual-layer polyimide (Kapton) tape backed by 0.1mm adhesive copper foil.

   - Underfill Edge Cleaning:

     * Clamp motherboard in a CNC multi-axis repair fixture. Set hot air station to 230°C - 240°C with 35% airflow.

     * Use a precision 0.1mm curved dental scraping probe to remove the tough black perimeter underfill fillet around the MSM package and surrounding 0201 decoupling capacitors. Do NOT apply lateral leverage against the PCB surface to avoid tearing top-layer ground copper.

   - Two-Step PoP Separation (Recommended):

     * Step A (RAM Removal): Apply RMA-218 or NC-559 flux around chip perimeter. Set hot air station to 335°C - 345°C (Quick 861DW benchmark, 40% airflow). Heat uniformly in circles for 25 seconds. Slide an ultra-thin 0.05mm separating blade between the upper RAM and lower CPU die. Lift RAM gently when solder liquefies.

     * Step B (CPU Removal): Clean the upper ball grid of the CPU with a 2.0mm desoldering braid at 320°C. Apply flux around the CPU perimeter. Heat at 345°C - 355°C (45% - 50% airflow) for 30 seconds. Gently nudge the corner with tweezers; lift CPU vertically at a 90° angle once all lower solder balls melt completely.

   - Motherboard Pad Planarization:

     * Add leaded rosin flux and use a 2.5mm copper desoldering wick under a soldering iron chisel tip (T12-D24 / C210-020) set to 330°C.

     * Sweep lightly across the pad array until all residual lead-free solder is removed and pads are perfectly planar. Wipe clean with pure anhydrous isopropyl alcohol (IPA). Inspect under stereo microscope for pad oxidation or torn solder mask webbing.

2. PRECISION REBALLING WITH AMAOE QU:1 STENCIL

   - Dual-Temperature Alloy Strategy (CRITICAL FOR POP):

     * Lower Layer (CPU to Motherboard): Use Medium-Temperature Leaded Solder Paste: Sn63/Pb37 (Melting Point: 183°C).

     * Upper Layer (CPU Upper Surface to LPDDR4/LPDDR3 RAM): Use Low-to-Medium Temperature Solder Paste: Sn63/Pb37 (183°C) or specialized 158°C Bi-Ag alloy.

     * Rationale: When soldering the assembled CPU back to the motherboard, the lower balls must melt and seat properly without causing the upper RAM layer to overheat, bubble, or bridge internal solder balls.

   - Stencil Registration & Paste Packing:

     * Seat the cleaned CPU (MSM8996, MSM8976, or MSM8992) into its designated lower-layer aperture on the AMAOE QU:1 plate.

     * Verify under stereo magnification (10x-20x) that all BGA pads align squarely with the laser openings.

     * Squeeze Sn63/Pb37 paste onto lint-free paper and press firmly with a spatula to absorb excess flux solvent until the paste achieves a matte, putty-like consistency.

     * Scrape paste firmly into the apertures with a stainless steel squeegee at a 45° angle. Scrape surface clean in a single diagonal stroke.

   - Solder Ball Formation:

     * Air Station Parameters: Temperature: 280°C - 295°C | Airflow: 25% - 30% (Low airflow prevents ball popping).

     * Direct nozzle 3cm - 4cm above the plate. Warm the surrounding steel plate first to relieve thermal stress, then sweep smoothly across the aperture grid.

     * Watch the paste melt into gleaming spherical balls. Allow 10 seconds to cool, then release the chip from the stencil underside using ESD tweezers.

   - Secondary Ball Finishing:

     * Apply a micro-droplet of liquid flux over the reballed spheres.

     * Reflow with hot air at 280°C for 3 seconds to perfect sphericity and eliminate micro-burrs.

   - Reballing PoP RAM:

     * Repeat identical procedure using the dedicated RAM aperture (MSM8996-B, MSM8976-B, or MSM8992-B) on the AMAOE QU:1 plate.

3. MOTHERBOARD SOLDERING & ALIGNMENT

   - Dispense a micro-thin, uniform sheen of high-tack flux across the motherboard BGA pad array.

   - Align the Pin 1 orientation index (laser dot on CPU corner) with the silkscreen bracket on the PCB.

   - Soldering Parameters:

     * Temperature: 330°C - 340°C | Airflow: 40% - 45%.

     * Heat in smooth, wide circular loops around the chip boundary, gradually closing inward.

     * Once the solder reflows, the chip will sink slightly and self-center. Give one corner a microscopic tap with fine tweezers (<0.2mm displacement); the IC will immediately bounce back into center position due to liquid solder surface tension.

   - Solder Upper PoP RAM:

     * Allow CPU to cool for 2 minutes. Apply a micro-thin layer of flux to the top of the CPU die.

     * Align reballed RAM. Reflow at 320°C - 330°C with 35% airflow until RAM self-aligns.

COLD DIODE-MODE & DC BENCH SUPPLY DIAGNOSTIC MATRIX

1. BENCH DC POWER SUPPLY CURRENT SIGNATURES (4.0V VPH_PWR / VBAT HOOKUP)

   - Fault Signature 1: Direct Dead Short (0.000A -> Instant Over-Current Protection Trip @ 2.0A - 5.0A)

     * Defect: Primary VPH_PWR bus dead short to ground.

     * Root Cause: High-side buck MOSFET breakdown inside PM8996 / PMI8996 / PM8994, or shorted 22uF ceramic decoupling capacitor on VPH_PWR near the main coils.

     * Action: Inject 1.2V / 3A on VPH_PWR with a thermal camera. If the PMIC glows instantly at 0V, replace the affected IC.

   - Fault Signature 2: Total Zero Current Draw on Power Key Press (0.000A Static)

     * Defect: Standby power domain non-functional or PWR_KEY_N circuit open.

     * Root Cause: Broken trace on PWR_KEY_N line (missing 1.8V pull-up); dead 32.768 kHz RTC crystal; missing VDD_AO standby rail; cracked solder ball under PMIC battery input pins.

   - Fault Signature 3: Micro-Current Freeze (0.020A - 0.050A Constant Draw)

     * Defect: PMIC initiates boot, but 19.200 MHz Reference Clock or digital core logic fails.

     * Root Cause: Defective 19.200 MHz reference crystal (CXO); short circuit on VDD_DIG core rail (0.85V - 0.95V); missing CXO_EN line between PMIC and CPU.

   - Fault Signature 4: Qualcomm Emergency Download (EDL / 9008) Freeze (0.070A - 0.110A Fixed Current)

     * Defect: Application Processor boots internal BootROM (PBL), but cannot communicate with UFS / eMMC storage or RAM handshake fails.

     * Classic Real-World Failure: Notorious LG G4 / LG V10 / Xiaomi Mi 5 bootloop and dead board defect caused by fractured BGA balls under the CPU core or RAM memory bus.

     * Diagnostic Verification: Connect phone to PC via USB. If Device Manager enumerates "Qualcomm HS-USB QDLoader 9008" without test point shorting, all PMIC power rails and CPU silicon are functional, but memory communication is broken. Reballing CPU and RAM is mandatory.

   - Fault Signature 5: Medium Current Bootloop (Hunts 0.080A -> 0.200A -> Drops to 0.000A -> Repeats)

     * Defect: Missing PS_HOLD handshake from the Application Processor.

     * Root Cause: PMIC generates all buck rails and asserts RESET_N, but processor crashes during bootloader execution due to corrupted UFS/eMMC storage, broken memory clock line, or cold solder joints under the CPU memory bus.

2. COLD DIODE-MODE IMPEDANCE BENCHMARKS (RED PROBE TO GROUND, BLACK PROBE TO TARGET TEST POINT/INDUCTOR)

   - Baseline Diode Readings for Qualcomm MSM8996 / PM8996 Power Nodes:

     * VPH_PWR Main Rail               : 0.380V - 0.460V  (If <0.100V: Primary system short)

     * VDD_APC0 Core Buck (Inductor)   : 0.075V - 0.140V  (Low diode reading is normal for high-current core)

     * VDD_APC1 Core Buck (Inductor)   : 0.075V - 0.140V  (If 0.000V: Silicon die shorted)

     * VDD_GFX GPU Core Buck (Inductor): 0.070V - 0.135V  (If 0.000V: Adreno 530 core shorted)

     * VDD_MEM LPDDR4 Rail (Inductor)  : 0.280V - 0.350V  (If <0.110V: RAM die compromised)

     * VDD_IO System 1.8V Rail (Inductor): 0.360V - 0.440V (If <0.180V: Peripheral bus shorted)

     * VDD_DIG Baseband Core Buck      : 0.250V - 0.320V  (If <0.080V: Digital core leak)

     * 19.200 MHz Crystal Pins (CXO)   : 0.520V - 0.620V  (Must be balanced within 15mV)

     * PWR_KEY_N Power Key Line        : 0.580V - 0.680V  (If OL: Trace disconnect to PMIC)

     * PS_HOLD Line                    : 0.440V - 0.520V  (If 0.000V: CPU PS_HOLD pin shorted; if OL: Broken joint)

     * SPMI_CLK / SPMI_DATA Bus Lines  : 0.410V - 0.480V  (If OL: Solder fracture under PMIC/CPU; if 0.000V: Bus shorted)