MI-15

================================================================================

1. 4nm SILICON TOPOLOGY & THERMAL CYCLING ANALYSIS (QUALCOMM SM8450)

================================================================================

The AMAOE MI:15 (V2.0) stencil addresses the thermal challenges of Qualcomm's first

ARMv9 flagship architecture (Snapdragon 8 Gen 1 / SM8450) alongside the high-volume

Snapdragon 870 (SM8250-AC) dual-generation platform:

A. SNAPDRAGON 8 GEN 1 (SM8450) & POP MEMORY SUBSYSTEM:

   - Fabrication & Die Architecture: Samsung 4nm (4LPE) process node, ~10.4 mm x 10.3 mm die area.

   - Core Clustering: 1x Cortex-X2 @ 3.0 GHz + 3x Cortex-A710 @ 2.5 GHz + 4x Cortex-A510 @ 1.8 GHz,

     paired with the Adreno 730 GPU and integrated Snapdragon X65 5G modem.

   - Common Failure Modes & Thermal Fatigue:

     * The Samsung 4nm node on SM8450 produces high thermal leakage under load. Rapid thermal expansion

       and contraction during 120W HyperCharge cycles and heavy gaming cause solder ball fatigue under the

       Cortex-X2 core power rails and LPDDR5 interposer pads.

     * Diagnostic Symptoms: Sudden device freeze followed by bootlooping on the "Xiaomi" / "Redmi" logo,

       dropping into Qualcomm HS-USB QDLoader 9008 mode (Emergency Download / EDL mode), or loss of camera

       ISP functionality. Reballing both the base SM8450 SoC and the top LPDDR5 RAM layer using the MI:15

       stencil resolves internal open circuits.

B. POWER MANAGEMENT MATRIX (PM8450 + PM8350C + PM8350BH):

   - Master PMIC (PM8450):

     * Generates all primary digital rails, 1.8V system I/O (VDD_PX_1), 38.4 MHz master crystal supply,

       and manages power-on reset (PON_RESET_N) handshakes with the SM8450 AP.

     * Diagnostic Check: If the board pulls a fixed 45 mA - 65 mA current upon pressing the power button

       and hangs, PM8450 has initiated, but either the 38.4 MHz master clock is missing or the SoC

       is failing to release the reset line.

   - Secondary Core PMIC (PM8350C):

     * Multi-phase buck converter dedicated to supplying up to 25A dynamic transients to the Adreno 730 GPU.

   - RF Envelope Tracking (QET7100):

     * Dynamically modulates power amplifier voltage according to RF signal amplitude, reducing power

       dissipation across the 5G PAMiD modules (77048E / 58080-11).

C. WIRELESS CONNECTIVITY & AUDIO (WCN6851, SDR735, WCD9380):

   - WCN6851: FastConnect 6900 Wi-Fi 6E SoC interfacing with the CPU over high-speed PCIe.

     A cold solder joint under the CPU PCIe clock lines causes the Wi-Fi/Bluetooth toggle to grey out.

   - SDR735: Direct-conversion 5G transceiver. Reballing is required when baseband version shows "Unknown".

================================================================================

2. SOLDER ALLOY SELECTION & TEMPERATURE HIERARCHY

================================================================================

Because SM8450 devices utilize stacked Package-on-Package (PoP) memory alongside

0.12 mm stencil apertures, adhering to the dual-temperature alloy strategy is mandatory:

- Bottom Tier (SM8450 / SM8250 SoC Base, BGA153, PM8450, PM8350 to Motherboard):

  * Primary Solder Paste: Sn63/Pb37 Eutectic Alloy (Melting Point: 183°C).

  * Mesh Particle Size: Type 4 (20 - 38 microns) or Type 5 (15 - 25 microns) ultra-fine powder.

- Upper Tier (RAM onto SM8450 / SM8250 SoC Interposer Ring):

  * MANDATORY Low-Temperature Solder: Sn42/Bi58 Alloy (Melting Point: 138°C) or Sn62/Pb36/Ag2 (179°C).

  * Critical Rule: The upper RAM reflow temperature (235°C - 245°C air) must not reach the 183°C

    melting point of the lower SoC balls, preventing bridging and inter-ball collapse under CPU weight.

- Power Management & Sub-PMICs (PM8450, PM8350C, PM8350BH):

  * Use Sn63/Pb37 (183°C) to withstand 67W/120W charging current without thermal electromigration.

================================================================================

3. TIER-4 PoP SEPARATION & REBALLING WORKFLOW (XIAOMI 12 / REDMI K50)

================================================================================

STEP 1: PRE-HEATING & PoP RAM SEPARATION

1. Secure the motherboard in a dedicated high-mass CNC logic board fixture. Mask surrounding plastic FPC

   connectors, SIM trays, and optical camera modules with dual-layer aluminum heat-deflector tape.

2. Bottom Pre-Heat: Set bottom preheater to 150°C - 160°C across the board underside.

3. Apply tacky flux around the perimeter of the LPDDR5 RAM chip stacked atop SM8450.

4. Hot Air Wand: Set to 355°C - 365°C with an 8 mm circular nozzle (airflow 45%).

5. Heat the RAM in continuous rectangular motions from 1.5 cm distance for 30-35 seconds.

6. Insert an ultra-thin 0.06 mm curved separation blade into the corner epoxy seam between the RAM

   and SoC. Lift the RAM vertically off the SoC interposer ring without applying downward pressure.

7. Reheat the lower SM8450 SoC to 365°C and lift straight off the motherboard.

STEP 2: PAD RESURFACING & EPOXY REMOVAL

1. Lower hot air to 250°C. Apply moderate RMA flux and gently remove softened black underfill glue

   from the PCB pads and IC package margins using a non-scratch copper scraper blade.

2. Tin the footprint pads with 183°C leaded solder using a 330°C micro-soldering iron (C210-K knife tip).

3. Lay high-purity copper desoldering wick across the pads and glide the flat iron face across the

   wick without applying downward pressure.

4. Level the IC base pads until smooth and planar. Clean with 99.9% IPA until mirror-clean.

STEP 3: REBALLING WITH THE AMAOE MI:15 STENCIL

1. Seat the cleaned IC into a magnetic reballing fixture.

2. Overlay the corresponding aperture on the MI:15 stencil:

   - For Snapdragon 8 Gen 1, align with "SM8450 CPU".

   - For Snapdragon 865/870, align with "SM8250 CPU".

   - For LPDDR5 RAM, align with "SM8250/8450 RAM".

   - For power ICs, align with PM8450, PM8350, PM8350C, or PM8350BH.

   - For RF/Audio, align with SDR735, WCN6851/6856, or WCD9380.

3. Verify that the circular anti-bulging expansion holes surround the chip perimeter to prevent

   stencil warping under heat.

4. Spread Sn63/Pb37 paste into the apertures at a 45° angle with a flexible steel spatula. Wipe the

   surface 100% clean of excess solder beads.

5. Hold the stencil down firmly at the margins with bent-tip titanium tweezers.

6. Direct hot air at 310°C - 325°C (airflow 25% - 30%) 3 cm above the stencil, moving inward.

   Observe the paste coalesce into uniform spherical balls.

7. Allow 8-10 seconds to cool and solidify before lifting the stencil vertically.

8. Apply a drop of liquid flux and pass hot air for 3 seconds at 300°C for final spherical centering.

STEP 4: TWO-STAGE INSTALLATION

1. Stage 1 (SM8450 SoC to Motherboard):

   - Apply a micro-thin film of tacky flux across the PCB pads (shiny, not flooded).

   - Align the SoC to the silkscreen corner brackets (Pin 1 orientation matched).

   - Reflow with hot air at 345°C - 355°C (bottom preheat at 150°C). When surface tension centers the

     chip, verify with a gentle 0.1 mm tweezer nudge test.

2. Stage 2 (LPDDR5 RAM onto SM8450 Interposer):

   - Cool the board completely to room temperature.

   - Apply a micro-layer of low-viscosity flux across the upper SoC contact ring.

   - Align the reballed RAM (Pin 1 dot aligned to SoC Pin 1).

   - Reflow at 240°C - 250°C (if using 138°C low-melt paste) or 310°C (if using 179°C paste) with low

     airflow (25%). The lower 183°C SoC base solder joints remain completely solid and undisturbed.

================================================================================

4. ELECTRICAL DIAGNOSTICS & FAULT MATRIX

================================================================================

1. Diode-Mode Impedance Verification (Unpowered board, Red probe to GND, Black probe to test point):

   - VDD_CORE / VDD_APC Buck Coils (PM8450 / PM8350C) : 0.008 V - 0.035 V (Normal low-impedance core loop).

   - VPH_PWR / Primary Battery System Rail            : 0.420 V - 0.530 V (Short < 0.050 V indicates blown charging FET).

   - VDD_PX_1 (1.8V System I/O Rail)                  : 0.380 V - 0.480 V (Short indicates PMIC/SoC bridge).

   - WCN6851 PCIe TX/RX Differential Lines            : 0.320 V - 0.440 V (Open/infinite indicates broken CPU ball).

2. DC Power Supply Boot-Up Analysis (4.0V DC Input on VBAT):

   - 0.000 A Standby: Normal prior to pressing Power button.

   - 15 mA - 80 mA Leakage (Pre-Power): Blown high-side buck MOSFET inside PM8350BH or shorted protection diode.

   - Press Power -> Fixed 40 mA - 65 mA: PM8450 has powered on, but 38.4 MHz clock is missing, or

     PON_RESET_N is held low by the CPU.

   - Press Power -> Cycles 80 mA -> 170 mA -> Drops to 0 mA: CPU has initialized; LPDDR5 RAM upper layer

     is open/unseated, or UFS storage is missing VCC/VCCQ. Re-seat or reball the upper RAM layer.

   - Normal Boot Progression: Steps steadily from 110 mA -> 340 mA -> 850 mA -> 1.5 A+ into MIUI / HyperOS.