PM-3

QUALCOMM ADVANCED PM POWER SYSTEM ARCHITECTURE & POWER TOPOLOGY

1. MASTER PMIC VS. SUB-PMIC DUAL-RAIL COOPERATION (PM6150/PM6150L & PM7150/PM7150A BENCHMARK)

   - Modern Qualcomm mid-to-high-tier platforms represented on the AMAOE PM:3 stencil split power handling across specialized silicon:

     * Master PMIC (PM6150, PM7150, PM8150, PM845, PM6125):

       Connected directly to the master battery/system bus VPH_PWR (3.6V - 4.2V). Contains the Always-On linear regulators (VDD_AO_1P8, VDD_AO_0P8), houses the 19.2 MHz / 38.4 MHz Master CXO crystal oscillator buffer, 32.768 kHz RTC clock, power-key debounce logic, hardware reset monitor, and multi-channel synchronous buck regulators supplying digital core (VDD_DIG), application processor clusters (VDD_APC0 / VDD_APC1), RAM array (VDD_MEM LPDDR4X), and system IO (VDD_IO 1.8V).

     * Secondary / Sub-PMIC (PM6150L, PM7150A, PM8150B, PMI632, PM660L):

       Integrates the high-efficiency switching battery charger (supporting Qualcomm Quick Charge 3.0 / 4.0+), USB Type-C CC line detection and PD physical layer, OTG 5V boost converter (5V @ 1.5A - 3.0A), high-voltage WLED display backlight driver (boosts to 25V - 35V) or dual AMOLED display bias rails (+/-4.6V VDD_DISP / VEE_DISP), torch/flash LED driver, and auxiliary high-current buck converters for GPU core and modem RF stages.

   - SPMI Control Bus Architecture:

     * The Application Processor (AP) coordinates all PMIC voltages via Qualcomm's 2-wire System Power Management Interface (SPMI_CLK and SPMI_DATA) running at 19.2 MHz. A cold solder joint, trace fracture, or solder bridging on either SPMI line locks the entire power distribution network, preventing dynamic VID transitions and causing an instant boot freeze or shutdown.

2. POWER-ON SEQUENCING & BOOTSTRAP STAGES

   - Stage 1: VPH_PWR System Bus Generation

     * Upon connecting battery (VBAT 3.7V - 4.2V) or USB charging voltage (VBUS 5V - 9V), the Sub-PMIC (e.g., PM6150L / PMI632) buck-boost converter establishes the primary system rail: VPH_PWR (3.6V - 4.2V).

     * VPH_PWR branches across the input pins of every SMPS buck converter inside both Master and Sub-PMICs.

   - Stage 2: Standby Domain & RTC Clock

     * Master PMIC activates Always-On standby rails: VDD_AO_1P8 (1.80V) and VDD_AO_0P8 (0.80V).

     * Power key pull-up line (PWR_KEY_N) is biased to 1.8V. The 32.768 kHz RTC sleep clock begins oscillating.

   - Stage 3: Power Key Assertion (PWR_KEY_N Trigger)

     * Power button is pressed, pulling PWR_KEY_N low (<0.4V) for >120ms.

     * Master PMIC wakes its internal Power-On State Machine, asserts CXO_EN, and powers the 19.2 MHz / 38.4 MHz Master Crystal Oscillator buffer.

   - Stage 4: Synchronous Multi-Buck Stage Activation

     * Bucks fire in strict chronological order:

       Buck 1 (VDD_DIG_0P85): AP baseband digital core rail.

       Buck 2 (VDD_MEM_1P125): LPDDR4X memory voltage.

       Buck 3 & Buck 4 (VDD_APC0 / VDD_APC1): CPU Little and Big core dynamic VID rails (0.65V - 1.15V).

       Buck 5 (VDD_IO_1P8): Peripheral bus and memory controller interface logic.

   - Stage 5: LDO Cascade & System Reset Release

     * Peripheral LDOs stabilize (UFS VCC 2.95V, VCCQ 1.20V, sensors, camera supplies).

     * Master PMIC asserts RESET_N (1.8V) high to release the AP from hardware reset.

     * AP reads Primary Bootloader (PBL) from internal ROM.

     * Within 500ms, the AP pulls PS_HOLD (1.8V) high back to the Master PMIC.

     * CRITICAL: If PS_HOLD fails to latch high within 500ms, the PMIC drops all buck outputs to 0V and attempts a hardware restart (bootloop or immediate shutoff).

STEP-BY-STEP HOT AIR REWORK & REBALLING METHODOLOGY

1. CHIP DESOLDERING & PCB SITE PREPARATION

   - Thermal Protection:

     * Apply dual-layer thermal shielding: high-temperature polyimide (Kapton) tape topped with 0.1mm adhesive copper foil over neighboring memory (UFS/eMMC), CPU, and RF transceiver ICs.

   - Hot Air Gun Removal Parameters:

     * Nozzle: 6mm - 8mm smooth circular nozzle.

     * Station Settings: Temperature: 345°C - 355°C | Airflow: 50% - 55% (Quick 861DW benchmark).

     * Technique: Apply synthetic RMA-218 or NC-559-ASM flux around the chip perimeter. Pre-heat the entire PCB area within a 3cm radius for 25 seconds using wide circular sweeps. Focus airflow directly over the PMIC package for 15-20 seconds.

     * Extraction: Test the edge of the PMIC with fine curved tweezers. Once molten surface tension is confirmed, lift the chip vertically at a 90° angle. Never pry or wrench an un-melted chip to avoid pulling BGA pads from the motherboard substrate.

   - Motherboard Pad Planarization:

     * Add leaded rosin flux and use a 2.0mm copper desoldering wick under a soldering iron chisel tip (T12-D24 / C210-020) at 320°C - 330°C.

     * Sweep lightly across the pad array until all residual solder mounds are removed and pads are completely flat.

     * Clean thoroughly with pure anhydrous isopropyl alcohol (IPA) and inspect under a stereo microscope for pad oxidation or damaged solder resist webbing.

2. PRECISION REBALLING WITH AMAOE PM:3 STENCIL

   - Solder Alloy Selection:

     * Use Leaded Medium-Temperature Solder Paste: Sn63/Pb37 (Melting Point: 183°C).

     * DO NOT use low-temperature bismuth alloy (138°C Sn42/Bi58). Qualcomm primary PMICs (PM6150, PM7150, PM8150) dissipate substantial heat during Fast Charging (30W - 67W Turbo Charge) and multi-core CPU operation, with junction temperatures reaching 85°C - 105°C. At these temperatures, 138°C solder undergoes severe thermal degradation, ball deformation, and solder bridging.

   - Stencil Registration & Paste Packing:

     * Seat the cleaned PMIC into its designated aperture on the AMAOE PM:3 plate.

     * Verify under stereo magnification (10x-20x) that all BGA pads align squarely with the laser openings.

     * Place Sn63/Pb37 solder paste onto lint-free lens paper and press firmly with a spatula to absorb excess flux solvent until the paste achieves a matte, putty-like consistency.

     * Scrape paste into the apertures with a stainless steel squeegee at a 45° angle. Ensure every aperture is 100% packed. Scrape the surface clean in one continuous diagonal pass.

   - Solder Ball Formation:

     * Station Settings: Temperature: 280°C - 290°C | Airflow: 25% - 30% (Low airflow to avoid ball ejection).

     * Direct nozzle 3cm - 4cm above the plate. Warm the surrounding steel plate first to relieve thermal stress, then sweep smoothly across the aperture grid.

     * Watch the paste melt into gleaming spherical balls. Allow 10 seconds to cool, then release the chip from the stencil underside using ESD tweezers.

   - Secondary Finishing Reflow:

     * Apply a micro-droplet of liquid flux across the reballed spheres.

     * Reflow with hot air at 280°C for 3 seconds. Surface tension will pull every solder ball into a perfectly uniform, gleaming spherical shape.

3. MOTHERBOARD SOLDERING & ALIGNMENT

   - Dispense a micro-thin, uniform sheen of high-tack flux across the motherboard BGA footprint.

   - Align the Pin 1 orientation index (laser dot on PMIC corner) with the silkscreen bracket on the PCB.

   - Hot Air Soldering Parameters:

     * Temperature: 330°C - 340°C | Airflow: 40% - 45%.

     * Heat in wide, continuous loops around the chip boundary, gradually moving inward.

     * As the solder balls melt, the chip will sink slightly and self-align. Give one corner of the die a microscopic nudge with fine tweezers (<0.2mm displacement); the chip will immediately bounce back into center position due to liquid solder surface tension.

   - Allow the motherboard to cool naturally for 3 minutes before applying bench power.

COLD DIODE-MODE & DC BENCH SUPPLY DIAGNOSTIC MATRIX

1. BENCH DC POWER SUPPLY CURRENT SIGNATURES (4.0V VPH_PWR / VBAT HOOKUP)

   - Fault Signature 1: Direct Dead Short (0.000A -> Instant Over-Current Protection Trip @ 2.0A - 5.0A)

     * Defect: Primary VPH_PWR bus dead short to ground.

     * Root Cause: High-side MOSFET breakdown inside Master PMIC (PM6150 / PM7150 / PM8150) or Sub-PMIC (PM6150L / PMI632), or shorted 22uF ceramic decoupling capacitor on VPH_PWR.

     * Action: Connect DC supply at 1.2V / 3A with a thermal camera. Identify glowing component. If the PMIC glows instantly at low voltage, the internal power stage is bridged.

   - Fault Signature 2: Total Zero Current Draw on Power Key Press (0.000A Static)

     * Defect: Standby power domain non-functional or PWR_KEY_N circuit open.

     * Root Cause: Broken trace on PWR_KEY_N line (missing 1.8V pull-up); dead 32.768 kHz RTC crystal; missing VDD_AO standby rail; cracked solder ball under PMIC VPH_PWR input balls.

   - Fault Signature 3: Micro-Current Freeze (0.025A - 0.055A Constant Draw)

     * Defect: Master PMIC initiates boot, but Master Clock or digital logic fails.

     * Root Cause: Defective 19.2 MHz / 38.4 MHz CXO crystal or missing CXO_EN signal; short circuit on VDD_DIG digital baseband core buck (0.85V rail); open circuit on SPMI bus (SPMI_CLK / SPMI_DATA).

   - Fault Signature 4: Qualcomm Emergency Download (EDL / 9008) Freeze (0.080A - 0.120A Fixed Current)

     * Defect: Application Processor boots internal BootROM (PBL), but RAM initialization or UFS handshake fails completely.

     * Diagnostic Verification: Connect phone to PC via USB. If Device Manager enumerates "Qualcomm HS-USB QDLoader 9008" without test point shorting, all PMIC power rails are functional, but CPU cannot access RAM or UFS flash storage. Reballing CPU and RAM is mandatory.

   - Fault Signature 5: Medium Current Bootloop (Hunts 0.080A -> 0.220A -> Drops to 0.000A -> Repeats)

     * Defect: Missing PS_HOLD handshake from the Application Processor.

     * Root Cause: PMIC generates all buck rails and asserts RESET_N, but processor crashes during bootloader execution due to corrupted UFS storage, broken UFS clock line (UFS_CLK), or cold solder joints on memory power rails.

2. COLD DIODE-MODE IMPEDANCE BENCHMARKS (RED PROBE TO GROUND, BLACK PROBE TO TARGET PIN/TEST POINT)

   - Baseline Diode Readings for PM6150 / PM7150 / PM8150 / PMI632 Power Nodes:

     * VPH_PWR Main Rail               : 0.380V - 0.460V  (If <0.100V: Primary system short)

     * VDD_APC0 CPU Core Buck (Inductor): 0.065V - 0.120V  (Low diode reading is normal for high-current core)

     * VDD_APC1 CPU Core Buck (Inductor): 0.065V - 0.120V  (If 0.000V: Silicon die shorted)

     * VDD_MEM LPDDR4X Rail (Inductor) : 0.270V - 0.340V  (If <0.110V: RAM die compromised)

     * VDD_IO System 1.8V Rail (Inductor): 0.350V - 0.430V (If <0.180V: Peripheral bus shorted)

     * VDD_DIG Baseband Core Buck      : 0.220V - 0.300V  (If <0.075V: Digital baseband core leak)

     * SPMI_CLK / SPMI_DATA Bus Lines  : 0.410V - 0.480V  (If OL: Broken ball under PMIC/CPU; if 0.000V: Bus shorted)

     * PWR_KEY_N Power Key Line        : 0.580V - 0.680V  (If OL: Trace disconnect to PMIC)

     * PS_HOLD Line                    : 0.420V - 0.500V  (If 0.000V: AP pin shorted; if OL: Broken joint)

     * VREG_BOB Buck-Boost Rail (3.6V) : 0.360V - 0.440V  (If <0.150V: Sub-PMIC buck-boost stage failed)