MQ-5

QUALCOMM & MEDIATEK 4NM/5NM FLAGSHIP HARDWARE ARCHITECTURE & SILICON TOPOLOGY

1. FLAGSHIP 4NM COMPUTING TOPOLOGY: SNAPDRAGON 8 GEN 2 (SM8550) VS. DIMENSITY 9000 (MT6983Z)

   - The AMAOE MQ:5 stencil services the industry's most advanced 4nm and 5nm processor architectures:

     * Qualcomm Snapdragon 8 Gen 2 (SM8550) Power Grid:

       - Fabricated on TSMC's 4nm N4 process with a novel 1+2+2+3 microarchitecture.

       - Distributed Multi-PMIC Network:

         * Master PMIC (PM8550): Sourced from VPH_PWR (3.6V - 4.4V). Generates Always-On standby rails (VDD_AO_1P8, VDD_AO_0P8), houses the 38.400 MHz Master Crystal buffer (CXO), 32.768 kHz RTC clock, and coordinates power sequencing.

         * High-Current Buck Regulators (PM8550VS / PM8550VE / PM8550B): Multi-phase buck stages delivering up to 40A transient current:

           - VDD_APC0: Cortex-X3 Prime core dynamic VID (0.60V - 1.15V).

           - VDD_APC1: Dual Cortex-A715 performance cluster dynamic rail.

           - VDD_APC2: Dual Cortex-A710 performance cluster dynamic rail.

           - VDD_APC3: Tri Cortex-A510 efficiency cluster dynamic rail.

           - VDD_GFX: Adreno 740 GPU core dynamic supply.

           - VDD_MEM: LPDDR5X (8533 Mbps) memory core supply (1.05V / 0.85V).

         * SPMI v2.0 Control Bus: 2-wire serial bus (SPMI_CLK / SPMI_DATA) operating at 19.2 MHz linking AP and all PM8550-series regulators.

     * MediaTek Dimensity 9000 (MT6983Z) Power Grid:

       - First mobile SoC utilizing Armv9 architecture on TSMC's 4nm N4 process.

       - Master PMIC (MT6359 / MT6338): Supplies multi-phase core rails:

         * VPROC11 (Cortex-X2 core dynamic VID 0.65V - 1.15V)

         * VPROC12 (Cortex-A710 performance cluster)

         * VGPU (Mali-G710 MC10 dynamic rail)

         * VCORE (digital logic and baseband core 0.75V - 0.80V)

         * VMEM (LPDDR5X memory array 1.05V)

       - High-speed 26.000 MHz master reference crystal and serial I2C/SPI power management bus.

2. POWER-ON BOOT SEQUENCE & TIMING BENCHMARK

   - Stage 1: VPH_PWR / VBAT Master Bus Generation

     * Battery connection (VBAT 3.8V - 4.4V) or USB charger insertion initializes the main switching stage, establishing the primary system rail: VPH_PWR (3.8V - 4.4V).

   - Stage 2: Standby Domain & Master Clock Stabilization

     * Master PMIC (PM8550 / MT6359) activates Always-On standby rails (VDD_AO_1P8 / VCORE_AO).

     * Power key line (PWR_KEY_N) is biased to 1.8V. The 32.768 kHz RTC sleep clock begins oscillating.

   - Stage 3: Hardware Power-On Trigger

     * Power key is held low (<0.4V) for >120ms.

     * Master PMIC enables the 38.400 MHz (Qualcomm) or 26.000 MHz (MediaTek) Master Reference Crystal (XO) and asserts XO_EN.

   - Stage 4: Synchronous Multi-Buck Step-Up

     * Bucks initialize in strict chronological order:

       Buck 1 (VDD_DIG / VCORE 0.80V): Digital baseband and internal system bus logic.

       Buck 2 (VDD_MEM 1.05V / 1.10V): LPDDR5/5X memory array voltage.

       Buck 3 & Buck 4 (VDD_CPU dynamic VID): CPU core clusters.

       Buck 5 (VDD_IO 1.80V): Peripheral bus and memory controller interface.

   - Stage 5: Storage Power, Reset Release & Handshake

     * UFS 3.1 / UFS 4.0 power rails stabilize (VCC 2.95V, VCCQ 1.20V).

     * Master PMIC asserts RESET_N (1.8V) high to release the processor from reset.

     * Processor loads Primary Bootloader (PBL / Preloader) from internal BootROM.

     * Within 500ms, the processor asserts PS_HOLD / WATCHDOG (1.8V) high back to the PMIC.

     * CRITICAL: If PS_HOLD fails to latch high within 500ms, the PMIC drops all buck outputs to 0V and restarts, causing a bootloop or immediate shutoff.

STEP-BY-STEP HOT AIR REWORK & REBALLING METHODOLOGY

1. UNDERFILL REMOVAL & POP SEPARATION (SM8550 / SM8475 / MT6983Z)

   - Extreme 4nm Thermal Density Warning:

     * Flagship 4nm processors dissipate up to 11W - 13W peak power during sustained gaming. Thermal expansion fatigue induces solder micro-voids and cold solder cracks under the Cortex-X3 / Cortex-X2 prime core and GPU BGA balls.

   - SLP Substrate Protection:

     * Flagship motherboards (Xiaomi 13 Pro, Galaxy S23 Ultra, Vivo X90) use high-density Substrate-Like PCB (SLP) architectures. Shield surrounding UFS 4.0 flash storage, camera FPC connectors, and RF transceivers with dual-layer polyimide (Kapton) tape backed by 0.1mm adhesive copper foil.

   - Underfill Edge Cleaning:

     * Clamp motherboard in a CNC multi-axis repair fixture. Set hot air station to 230°C - 240°C with 35% airflow.

     * Use a precision 0.1mm curved dental scraping probe to remove the tough black perimeter underfill fillet around the processor package and surrounding 01005 decoupling capacitors. Do NOT apply lateral leverage against the PCB surface to avoid tearing top-layer ground copper.

   - Two-Step PoP Separation (Recommended):

     * Step A (RAM Removal): Apply RMA-218 or NC-559 flux around chip perimeter. Set hot air station to 335°C - 345°C (Quick 861DW benchmark, 40% airflow). Heat uniformly in circles for 25 seconds. Slide an ultra-thin 0.05mm separating blade between the upper LPDDR5/5X RAM and lower CPU die. Lift RAM gently when solder liquefies.

     * Step B (CPU Removal): Clean the upper ball grid of the CPU with a 2.0mm desoldering braid at 320°C. Apply flux around the CPU perimeter. Heat at 345°C - 355°C (45% - 50% airflow) for 30 seconds. Gently nudge the corner with tweezers; lift CPU vertically at a 90° angle once all lower solder balls melt completely.

   - Motherboard Pad Planarization:

     * Add leaded rosin flux and use a 2.5mm copper desoldering wick under a soldering iron chisel tip (T12-D24 / C210-020) set to 330°C.

     * Sweep lightly across the pad array until all residual lead-free solder is removed and pads are perfectly planar. Wipe clean with pure anhydrous isopropyl alcohol (IPA). Inspect under stereo microscope for pad oxidation or torn solder mask webbing.

2. PRECISION REBALLING WITH AMAOE MQ:5 STENCIL

   - Dual-Temperature Alloy Strategy (CRITICAL FOR POP):

     * Lower Layer (CPU to Motherboard): Use Medium-Temperature Leaded Solder Paste: Sn63/Pb37 (Melting Point: 183°C).

     * Upper Layer (CPU Upper Surface to LPDDR5/5X RAM): Use Low-to-Medium Temperature Solder Paste: Sn63/Pb37 (183°C) or specialized 158°C Bi-Ag alloy.

     * Rationale: When soldering the assembled CPU back to the motherboard, the lower balls must melt and seat properly without causing the upper RAM layer to overheat, bubble, or bridge internal solder balls.

   - Stencil Registration & Paste Packing:

     * Seat the cleaned CPU (SM8550, SM8475, MT6983Z, MT6895Z) into its designated lower-layer aperture on the AMAOE MQ:5 plate.

     * Verify under stereo magnification (10x-20x) that all BGA pads align squarely with the laser openings.

     * Squeeze Sn63/Pb37 paste onto lint-free paper and press firmly with a spatula to absorb excess flux solvent until the paste achieves a matte, putty-like consistency.

     * Scrape paste firmly into the apertures with a stainless steel squeegee at a 45° angle. Scrape surface clean in a single diagonal stroke.

   - Solder Ball Formation:

     * Air Station Parameters: Temperature: 285°C - 300°C | Airflow: 25% - 30% (Low airflow prevents ball popping).

     * Direct nozzle 3cm - 4cm above the plate. Warm the surrounding steel plate first to relieve thermal stress, then sweep smoothly across the aperture grid.

     * Watch the paste melt into gleaming spherical balls. Allow 10 seconds to cool, then release the chip from the stencil underside using ESD tweezers.

   - Secondary Ball Finishing:

     * Apply a micro-droplet of liquid flux over the reballed spheres.

     * Reflow with hot air at 280°C for 3 seconds to perfect sphericity and eliminate micro-burrs.

   - Reballing RAM496 (Upper Layer):

     * Repeat identical procedure using the dedicated RAM496 aperture on the AMAOE MQ:5 plate.

3. MOTHERBOARD SOLDERING & ALIGNMENT

   - Dispense a micro-thin, uniform sheen of high-tack flux across the motherboard BGA pad array.

   - Align the Pin 1 orientation index (laser dot on CPU corner) with the silkscreen bracket on the PCB.

   - Soldering Parameters:

     * Temperature: 330°C - 340°C | Airflow: 40% - 45%.

     * Heat in smooth, wide circular loops around the chip boundary, gradually closing inward.

     * Once the solder reflows, the chip will sink slightly and self-center. Give one corner a microscopic tap with fine tweezers (<0.2mm displacement); the IC will immediately bounce back into center position due to liquid solder surface tension.

   - Solder Upper LPDDR5/5X RAM:

     * Allow CPU to cool for 2 minutes. Apply a micro-thin layer of flux to the top of the CPU die.

     * Align reballed RAM496 chip. Reflow at 320°C - 330°C with 35% airflow until RAM self-aligns.

COLD DIODE-MODE & DC BENCH SUPPLY DIAGNOSTIC MATRIX

1. BENCH DC POWER SUPPLY CURRENT SIGNATURES (4.0V VPH_PWR / VBAT HOOKUP)

   - Fault Signature 1: Direct Dead Short (0.000A -> Instant Over-Current Protection Trip @ 2.0A - 5.0A)

     * Defect: Primary VPH_PWR bus dead short to ground.

     * Root Cause: High-side buck MOSFET breakdown inside Master PMIC (PM8550 / MT6359) or charging sub-PMIC, or shorted 22uF ceramic decoupling capacitor on VPH_PWR near the main coils.

     * Action: Inject 1.2V / 3A on VPH_PWR with a thermal camera. If the PMIC glows instantly at 0V, replace the affected IC.

   - Fault Signature 2: Total Zero Current Draw on Power Key Press (0.000A Static)

     * Defect: Standby power domain non-functional or PWR_KEY_N circuit open.

     * Root Cause: Broken trace on PWR_KEY_N line (missing 1.8V pull-up); dead 32.768 kHz RTC crystal; missing VDD_AO standby rail; cracked solder ball under PMIC power input balls.

   - Fault Signature 3: Micro-Current Freeze (0.025A - 0.055A Constant Draw)

     * Defect: Master PMIC initiates boot, but Reference Clock or digital core logic fails.

     * Root Cause: Defective 38.400 MHz (Qualcomm) / 26.000 MHz (MediaTek) reference crystal; short circuit on VDD_DIG / VCORE core rail (0.80V); open circuit on SPMI/I2C communication bus between CPU and PMIC.

   - Fault Signature 4: PC Communication Diagnostic Test

     * Qualcomm Variant (SM8550 / SM8475): Connect phone to PC via USB. If Device Manager enumerates "Qualcomm HS-USB QDLoader 9008" without test point shorting, all PMIC power rails are functional, but CPU cannot access RAM or UFS flash storage. Reballing CPU and RAM is mandatory.

     * MediaTek Variant (MT6983Z / MT6895Z): Connect phone to PC via USB while holding Vol Down. If Device Manager detects "MediaTek USB Port (VCOM / Preloader)" (VID: 0E8D, PID: 0003), CPU, internal USB PHY, and PMIC are 100% operational; fault is software crash or damaged UFS storage.

   - Fault Signature 5: Medium Current Bootloop (Hunts 0.120A -> 0.450A -> Drops to 0.000A -> Repeats)

     * Defect: Missing PS_HOLD handshake from the Application Processor.

     * Root Cause: PMIC generates all buck rails and asserts RESET_N, but processor crashes during bootloader execution due to corrupted UFS 4.0 storage, broken memory clock line, or cold solder joints on memory power rails.

2. COLD DIODE-MODE IMPEDANCE BENCHMARKS (RED PROBE TO GROUND, BLACK PROBE TO TARGET TEST POINT/INDUCTOR)

   - Baseline Diode Readings for Qualcomm Snapdragon 8 Gen 2 Power Nodes (SM8550):

     * VPH_PWR Main Rail               : 0.380V - 0.460V  (If <0.100V: Primary system short)

     * VDD_APC0 Cortex-X3 Core (Inductor): 0.045V - 0.090V  (Low diode reading is normal for high-current X3 prime core)

     * VDD_APC1 Cortex-A715 Core (Inductor): 0.050V - 0.100V (If 0.000V: Silicon die shorted)

     * VDD_GFX Adreno 740 Core (Inductor): 0.050V - 0.100V  (If 0.000V: GPU core shorted)

     * VDD_MEM LPDDR5X Rail (Inductor) : 0.240V - 0.310V  (If <0.090V: RAM die compromised)

     * VDD_IO System 1.8V Rail (Inductor): 0.350V - 0.430V (If <0.180V: Peripheral bus shorted)

     * VDD_DIG Baseband Core Buck      : 0.200V - 0.270V  (If <0.065V: Digital core leak)

     * UFS VCC Storage Rail (2.95V)    : 0.450V - 0.530V  (If OL: Broken trace from PMIC LDO)

     * UFS VCCQ Storage Rail (1.20V)   : 0.270V - 0.340V  (If <0.090V: UFS storage controller shorted)

     * PWR_KEY_N Power Key Line        : 0.580V - 0.680V  (If OL: Trace disconnect to PMIC)

     * PS_HOLD Line                    : 0.410V - 0.490V  (If 0.000V: CPU PS_HOLD pin shorted; if OL: Broken joint)

   - Baseline Diode Readings for MediaTek Dimensity 9000 Power Nodes (MT6983Z):

     * VPROC11 Cortex-X2 Core Inductor : 0.050V - 0.095V  (Low baseline impedance is normal)

     * VPROC12 Cortex-A710 Core Inductor: 0.055V - 0.105V (If 0.000V: Core shorted)

     * VGPU Mali-G710 Core Inductor    : 0.050V - 0.100V  (If 0.000V: GPU shorted)

     * VCORE Digital Logic Inductor    : 0.200V - 0.280V  (If <0.070V: Digital core leak)

     * VMEM LPDDR5X Inductor           : 0.240V - 0.310V  (If <0.090V: Memory array shorted)

     * 26.000 MHz Crystal Pins (OSC)   : 0.550V - 0.640V  (Must be balanced within 15mV)