QU-2

QUALCOMM MSM SERIES HARDWARE ARCHITECTURE & SILICON TOPOLOGY

1. ARCHITECTURAL HIERARCHY & POWER TREE TOPOLOGY (MSM8953 / MSM8998 / MSM8937 / MSM8916)

   - The AMAOE QU:2 stencil services four foundational generations of Qualcomm mobile silicon:

     * Flagship 10nm FinFET Architecture (MSM8998 / Snapdragon 835):

       - Utilizes a Package-on-Package (PoP) stacked memory architecture with dual-PMIC arbitration (PM8998 + PMI8998).

       - The PM8998 Master PMIC provides multi-phase core bucks (VDD_APC0 dynamic VID 0.65V - 1.15V for Kryo performance cluster, VDD_APC1 for efficiency cluster), VDD_MEM (1.125V LPDDR4X), and VDD_IO (1.80V), communicating via Qualcomm's 2-wire SPMI bus (SPMI_CLK / SPMI_DATA) at 19.2 MHz.

     * High-Efficiency 14nm FinFET Architecture (MSM8953 / Snapdragon 625):

       - Monolithic discrete discrete processor paired with PM8953 PMIC. Sourced from VPH_PWR (3.6V - 4.2V).

       - Features high thermal resilience; dissipates only 2.5W - 3.5W peak power. Contains VDD_APC0 (Cortex-A53 core buck 0.85V - 1.15V dynamic), VDD_MEM (1.20V LPDDR3 / 1.10V LPDDR4), VDD_DIG (0.95V digital baseband), and VDD_IO (1.80V).

     * Value 28nm LP Architecture (MSM8937 / Snapdragon 430 & MSM8916 / Snapdragon 410):

       - Paired with PM8937 and PM8916 PMICs respectively. Features 0.4mm pitch BGA arrays with direct eMMC 5.1 and LPDDR3 interfaces.

2. POWER-ON BOOT SEQUENCE & TIMING BENCHMARK

   - Stage 1: VPH_PWR / VBAT Master Rail Generation

     * Connecting battery (VBAT 3.7V - 4.2V) or USB charging voltage initializes the switching stage inside PM8953 / PM8998 / PM8937, establishing the primary system rail: VPH_PWR (3.6V - 4.2V).

   - Stage 2: Always-On Standby Domain & RTC Clock

     * PMIC activates internal low-dropout regulators: VDD_AO_1P8 (1.80V) and VDD_AO_0P8 (0.80V).

     * The power key line (PWR_KEY_N) is biased to 1.8V. The 32.768 kHz RTC sleep clock begins oscillating.

   - Stage 3: Hardware Power-On Trigger

     * Power key is held low (<0.4V) for >100ms.

     * PMIC internal Power-On State Machine awakens, asserts CXO_EN, and powers the 19.200 MHz Master Crystal Oscillator buffer (CXO).

   - Stage 4: Synchronous Multi-Buck Step-Up

     * Buck regulators fire in strict chronological order:

       Buck 1 (VDD_DIG_0P95 / 0.85V): Baseband digital core and system bus logic.

       Buck 2 (VDD_MEM 1.20V / 1.10V): Memory array power.

       Buck 3 & Buck 4 (VDD_APC0 / VDD_APC1 dynamic VID): CPU core clusters.

       Buck 5 (VDD_IO 1.80V): Peripheral bus and memory controller interface.

   - Stage 5: Storage Power, Reset Release & Handshake

     * eMMC / UFS power rails stabilize (VCC 2.95V, VCCQ 1.80V / 1.20V).

     * PMIC asserts RESET_N (1.8V) high to release the MSM processor from reset.

     * Processor loads Primary Bootloader (PBL) from internal BootROM.

     * Within 500ms, the processor asserts PS_HOLD (1.8V) high back to the PMIC.

     * CRITICAL: If PS_HOLD fails to latch high within 500ms, the PMIC drops all buck outputs to 0V and restarts, causing a bootloop or immediate shutoff.

STEP-BY-STEP HOT AIR REWORK & REBALLING METHODOLOGY

1. UNDERFILL REMOVAL & SILICON EXTRACTION

   - Thermal Protection:

     * Shield neighboring eMMC/UFS storage, RF transceivers, and camera/battery FPC connectors with dual-layer polyimide (Kapton) tape backed by 0.1mm adhesive copper foil.

   - Underfill Edge Cleaning:

     * Clamp motherboard in a CNC multi-axis PCB repair fixture. Set hot air station to 230°C - 240°C with 35% airflow.

     * Use a precision 0.1mm curved dental scraping probe to remove the perimeter underfill fillet around the MSM processor package and surrounding 0201 decoupling capacitors. Do NOT apply lateral leverage against the PCB surface to avoid tearing top-layer ground copper.

   - Hot Air Extraction Parameters:

     * Apply RMA-218 or NC-559 flux around chip perimeter. Set hot air station to 340°C - 350°C (Quick 861DW benchmark, 45% - 50% airflow).

     * Pre-heat the entire PCB area within a 3cm radius for 25 seconds using wide circular sweeps. Focus airflow directly over the processor package for 20 seconds.

     * Test the edge of the CPU with ultra-fine curved tweezers. Once molten surface tension is confirmed, lift the chip vertically at a 90° angle. Never pry an un-melted chip.

   - Motherboard Pad Planarization:

     * Add leaded rosin flux and use a 2.5mm copper desoldering wick under a soldering iron chisel tip (T12-D24 / C210-020) set to 330°C.

     * Sweep lightly across the pad array until all residual lead-free solder is removed and pads are perfectly planar. Wipe clean with pure anhydrous isopropyl alcohol (IPA). Inspect under stereo microscope for pad oxidation or torn solder mask webbing.

2. PRECISION REBALLING WITH AMAOE QU:2 STENCIL

   - Solder Alloy Selection:

     * Use Medium-Temperature Leaded Solder Paste: Sn63/Pb37 (Melting Point: 183°C).

     * DO NOT use 138°C low-temperature bismuth alloy. Under sustained multi-core CPU/GPU load, MSM8998 and MSM8953 junction temperatures reach 75°C - 90°C. At these temperatures, bismuth solder undergoes rapid thermal fatigue, deformation, and electrical failure.

   - Stencil Registration & Paste Packing:

     * Seat the cleaned CPU (MSM8998, MSM8953, MSM8937, or MSM8916) into its designated aperture on the AMAOE QU:2 plate.

     * Verify under stereo magnification (10x-20x) that all BGA pads align squarely with the laser openings.

     * Squeeze Sn63/Pb37 paste onto lint-free paper and press firmly with a spatula to absorb excess flux solvent until the paste achieves a matte, putty-like consistency.

     * Scrape paste firmly into the apertures with a stainless steel squeegee at a 45° angle. Scrape surface clean in a single diagonal stroke.

   - Solder Ball Formation:

     * Air Station Parameters: Temperature: 280°C - 295°C | Airflow: 25% - 30% (Low airflow prevents ball popping).

     * Direct nozzle 3cm - 4cm above the plate. Warm the surrounding steel plate first to relieve thermal stress, then sweep smoothly across the aperture grid.

     * Watch the paste melt into gleaming spherical balls. Allow 10 seconds to cool, then release the chip from the stencil underside using ESD tweezers.

   - Secondary Ball Finishing:

     * Apply a micro-droplet of liquid flux over the reballed spheres.

     * Reflow with hot air at 280°C for 3 seconds to perfect sphericity and eliminate micro-burrs.

3. MOTHERBOARD SOLDERING & ALIGNMENT

   - Dispense a micro-thin, uniform sheen of high-tack flux across the motherboard BGA pad array.

   - Align the Pin 1 orientation index (laser dot on CPU corner) with the silkscreen bracket on the PCB.

   - Soldering Parameters:

     * Temperature: 330°C - 340°C | Airflow: 40% - 45%.

     * Heat in smooth, wide circular loops around the chip boundary, gradually closing inward.

     * Once the solder reflows, the chip will sink slightly and self-center. Give one corner a microscopic tap with fine tweezers (<0.2mm displacement); the IC will immediately bounce back into center position due to liquid solder surface tension.

   - Allow the motherboard to cool naturally for 3 minutes before connecting DC power.

COLD DIODE-MODE & DC BENCH SUPPLY DIAGNOSTIC MATRIX

1. BENCH DC POWER SUPPLY CURRENT SIGNATURES (4.0V VPH_PWR / VBAT HOOKUP)

   - Fault Signature 1: Direct Dead Short (0.000A -> Instant Over-Current Protection Trip @ 2.0A - 5.0A)

     * Defect: Primary VPH_PWR bus dead short to ground.

     * Root Cause: High-side buck MOSFET breakdown inside PMIC (PM8953 / PM8998 / PM8937), or shorted 22uF ceramic decoupling capacitor on VPH_PWR near the main coils.

     * Action: Inject 1.2V / 3A on VPH_PWR with a thermal camera. If the PMIC glows instantly at 0V, replace the affected IC.

   - Fault Signature 2: Total Zero Current Draw on Power Key Press (0.000A Static)

     * Defect: Standby power domain non-functional or PWR_KEY_N circuit open.

     * Root Cause: Broken trace on PWR_KEY_N line (missing 1.8V pull-up); dead 32.768 kHz RTC crystal; missing VDD_AO standby rail; cracked solder ball under PMIC battery input pins.

   - Fault Signature 3: Micro-Current Freeze (0.020A - 0.050A Constant Draw)

     * Defect: PMIC initiates boot, but 19.200 MHz Reference Clock or digital core logic fails.

     * Root Cause: Defective 19.200 MHz reference crystal (CXO); short circuit on VDD_DIG core rail (0.85V - 0.95V); missing CXO_EN line between PMIC and CPU.

   - Fault Signature 4: Qualcomm Emergency Download (EDL / 9008) Freeze (0.070A - 0.110A Fixed Current)

     * Defect: Application Processor boots internal BootROM (PBL), but cannot communicate with eMMC / UFS storage or RAM handshake fails.

     * Diagnostic Verification: Connect phone to PC via USB. If Device Manager enumerates "Qualcomm HS-USB QDLoader 9008" without test point shorting, all PMIC power rails and CPU silicon are functional, but memory communication is broken. Reballing CPU and eMMC/UFS is required.

   - Fault Signature 5: Medium Current Bootloop (Hunts 0.080A -> 0.200A -> Drops to 0.000A -> Repeats)

     * Defect: Missing PS_HOLD handshake from the Application Processor.

     * Root Cause: PMIC generates all buck rails and asserts RESET_N, but processor crashes during bootloader execution due to corrupted eMMC/UFS storage, broken memory clock line, or cold solder joints under the CPU memory bus.

2. COLD DIODE-MODE IMPEDANCE BENCHMARKS (RED PROBE TO GROUND, BLACK PROBE TO TARGET TEST POINT/INDUCTOR)

   - Baseline Diode Readings for Qualcomm MSM8953 / MSM8998 / MSM8937 Power Nodes:

     * VPH_PWR Main Rail               : 0.380V - 0.460V  (If <0.100V: Primary system short)

     * VDD_APC0 Core Buck (Inductor)   : 0.080V - 0.150V  (Low diode reading is normal for high-current core)

     * VDD_APC1 Core Buck (MSM8998)    : 0.080V - 0.150V  (If 0.000V: Silicon die shorted)

     * VDD_MEM LPDDR Rail (Inductor)   : 0.280V - 0.350V  (If <0.110V: RAM die compromised)

     * VDD_IO System 1.8V Rail (Inductor): 0.360V - 0.440V (If <0.180V: Peripheral bus shorted)

     * VDD_DIG Baseband Core Buck      : 0.250V - 0.320V  (If <0.080V: Digital core leak)

     * 19.200 MHz Crystal Pins (CXO)   : 0.520V - 0.620V  (Must be balanced within 15mV)

     * PWR_KEY_N Power Key Line        : 0.580V - 0.680V  (If OL: Trace disconnect to PMIC)

     * PS_HOLD Line                    : 0.440V - 0.520V  (If 0.000V: CPU PS_HOLD pin shorted; if OL: Broken joint)

     * USB_DP / USB_DN Data Lines      : 0.540V - 0.640V  (Balanced within 10mV)