SAM-10

SAMSUNG GALAXY S10 / NOTE 10 HARDWARE ARCHITECTURE & SILICON TOPOLOGY

1. DUAL-PLATFORM POWER DISTRIBUTION: EXYNOS 9820 VS. QUALCOMM SM8150

   - Samsung flagships of this generation use two completely distinct motherboard architectures sharing identical physical chassis, display, and camera modules:

     * Exynos Architecture (SM-G973F / SM-G975F / SM-N975F):

       - Master PMIC (S2MPB02): Sourced directly from VBAT / VPH_PWR (3.6V - 4.2V). Generates Always-On standby rails (VDD_AO_1P8), houses the 26.000 MHz Master Crystal buffer, 32.768 kHz RTC clock, and high-efficiency multi-phase buck converters supplying CPU Mongoose cores (VDD_MNG), Cortex-A75 cores (VDD_BIG), Cortex-A55 cores (VDD_LIT), Mali-G76 GPU (VDD_G3D), and LPDDR4X memory (VDD_MEM 1.125V).

       - Display PMIC (S2DOS05): Powers the Dynamic AMOLED HDR10+ display panel (+/-4.6V VDD_DISP / VEE_DISP and 1.8V logic rails).

       - Sub-PMIC / Charger (MAX77705C): Manages USB Type-C CC line detection, USB-PD 3.0 PPS 25W/45W charging, WPC/PMA 15W wireless charging, and Wireless PowerShare reverse inductive charging.

     * Qualcomm Architecture (SM-G9730 / SM-G975U / SM-N9750):

       - Master PMIC (PM8150) + Core Buck PMIC (PM8150A) + MAX77705C. AP communicates with PMICs via Qualcomm's 2-wire SPMI bus (SPMI_CLK / SPMI_DATA) at 19.2 MHz.

2. BOOT SEQUENCE & TIMING BENCHMARK (EXYNOS 9820 & SM8150)

   - Step 1: VPH_PWR / VBAT Master Bus Establishment

     * Inserting the battery or connecting USB VBUS activates the switching charger inside MAX77705C, creating the VPH_PWR system rail (3.8V - 4.2V).

   - Step 2: Standby Domain & Master Reference Clock

     * Master PMIC (S2MPB02 / PM8150) generates VDD_AO_1P8 standby logic voltage.

     * Power key line (PWR_KEY_N) is biased to 1.8V. The 32.768 kHz RTC sleep clock stabilizes.

   - Step 3: Hardware Power-On Trigger

     * Power button is grounded (<0.4V) for >120ms.

     * Master PMIC enables the 26.000 MHz (Exynos) or 38.400 MHz (Qualcomm) Master Reference Crystal (XO) and asserts XO_EN.

   - Step 4: Staged Synchronous Buck Ramp-Up

     * S2MPB02 / PM8150 fire buck converters in strict sequential order:

       Buck 1 (VDD_DIG / VDD_INT 0.85V): Digital core and baseband logic.

       Buck 2 (VDD_MEM 1.125V): LPDDR4X RAM core voltage.

       Buck 3 & Buck 4 (VDD_CPU dynamic VID 0.65V - 1.15V): CPU Little, Middle, and Big core rails.

       Buck 5 (VDD_IO 1.80V): Peripheral bus and memory controller interface.

   - Step 5: Storage Power, Reset Release & Handshake

     * UFS 2.1 / 3.0 power rails stabilize (VCC 2.95V, VCCQ 1.20V).

     * PMIC asserts RESET_N (1.8V) high to release the processor from reset.

     * CPU loads Primary Bootloader (PBL) from internal BootROM.

     * Within 500ms, the CPU asserts PS_HOLD (1.8V) high back to the PMIC.

     * CRITICAL: If PS_HOLD fails to latch high within 500ms (common when dropped S10/Note10 motherboards suffer BGA ball micro-fractures under CPU or RAM), the PMIC cuts all buck outputs to 0V and restarts, causing a bootloop or immediate shutoff.

STEP-BY-STEP HOT AIR REWORK & REBALLING METHODOLOGY

1. UNDERFILL REMOVAL & POP SEPARATION (EXYNOS 9820 / SM8150)

   - Thermal Protection:

     * Samsung Galaxy S10 and Note 10 motherboards use an ultra-compact Substrate-Like PCB (SLP) multi-layer architecture. Protect adjacent UFS flash storage, display connector, and RF transceivers with dual-layer polyimide (Kapton) tape backed by 0.1mm adhesive copper foil.

   - Underfill Edge Cleaning:

     * Clamp motherboard in a CNC multi-axis PCB fixture. Set hot air gun to 230°C - 240°C with 35% airflow.

     * Use a specialized 0.1mm curved dental scraping probe to remove the tough black epoxy underfill around the perimeter of the CPU/RAM package and surrounding 01005 decoupling capacitors. Do NOT apply heavy lateral force to avoid tearing motherboard ground pads.

   - Two-Step PoP Separation (Recommended):

     * Step A (RAM Removal): Apply RMA-218 or NC-559 flux around chip perimeter. Set hot air station to 335°C - 345°C (Quick 861DW benchmark, 40% airflow). Heat uniformly in circles for 25 seconds. Slide an ultra-thin 0.05mm separating blade between the upper LPDDR4X RAM and lower CPU die. Lift RAM gently when solder liquefies.

     * Step B (CPU Removal): Clean the upper ball grid of the CPU with a 2.0mm desoldering braid at 320°C. Apply flux around the CPU perimeter. Heat at 345°C - 355°C (45% - 50% airflow) for 30 seconds. Gently nudge the corner with tweezers; lift CPU vertically at a 90° angle once all lower solder balls melt completely.

   - Motherboard Pad Planarization:

     * Add leaded rosin flux and use a 2.5mm copper desoldering wick under a soldering iron chisel tip (T12-D24 / C210-020) set to 330°C.

     * Sweep lightly across the pad array until all residual lead-free solder is removed and pads are perfectly planar. Wipe clean with pure anhydrous isopropyl alcohol (IPA). Inspect under stereo microscope for pad oxidation or torn solder mask webbing.

2. PRECISION REBALLING WITH AMAOE SAM:10 V2.0 STENCIL

   - Dual-Temperature Alloy Strategy (CRITICAL FOR POP):

     * Lower Layer (CPU to Motherboard): Use Medium-Temperature Leaded Solder Paste: Sn63/Pb37 (Melting Point: 183°C).

     * Upper Layer (CPU Upper Surface to LPDDR4X RAM): Use Low-to-Medium Temperature Solder Paste: Sn63/Pb37 (183°C) or specialized 158°C Bi-Ag alloy.

     * Rationale: When soldering the assembled CPU back to the motherboard, the lower balls must melt and seat properly without causing the upper RAM layer to overheat, bubble, or bridge internal solder balls.

   - Stencil Registration & Paste Packing:

     * Seat the cleaned Exynos 9820 or SM8150 CPU into its designated lower-layer aperture on the AMAOE SAM:10 plate.

     * Verify under stereo magnification (10x-20x) that all BGA pads align squarely with the laser openings.

     * Squeeze Sn63/Pb37 paste onto lint-free paper and press firmly with a spatula to absorb excess flux solvent until the paste achieves a matte, putty-like consistency.

     * Scrape paste firmly into the apertures with a stainless steel squeegee at a 45° angle. Scrape surface clean in a single diagonal stroke.

   - Solder Ball Formation:

     * Air Station Parameters: Temperature: 285°C - 300°C | Airflow: 25% - 30% (Low airflow prevents ball popping).

     * Direct nozzle 3cm - 4cm above the plate. Warm the surrounding steel plate first to relieve thermal stress, then sweep smoothly across the aperture grid.

     * Watch the paste melt into gleaming spherical balls. Allow 10 seconds to cool, then release the chip from the stencil underside using ESD tweezers.

   - Secondary Ball Finishing:

     * Apply a micro-droplet of liquid flux over the reballed spheres.

     * Reflow with hot air at 280°C for 3 seconds to perfect sphericity and eliminate micro-burrs.

   - Reballing LPDDR4X RAM:

     * Repeat identical procedure using the dedicated RAM aperture on the AMAOE SAM:10 plate.

3. MOTHERBOARD SOLDERING & ALIGNMENT

   - Dispense a micro-thin, uniform sheen of high-tack flux across the motherboard BGA pad array.

   - Align the Pin 1 orientation index (laser dot on CPU corner) with the silkscreen bracket on the PCB.

   - Soldering Parameters:

     * Temperature: 330°C - 340°C | Airflow: 40% - 45%.

     * Heat in smooth, wide circular loops around the chip boundary, gradually closing inward.

     * Once the solder reflows, the chip will sink slightly and self-center. Give one corner a microscopic tap with fine tweezers (<0.2mm displacement); the IC will immediately bounce back into center position due to liquid solder surface tension.

   - Solder Upper LPDDR4X RAM:

     * Allow CPU to cool for 2 minutes. Apply a micro-thin layer of flux to the top of the CPU die.

     * Align reballed LPDDR4X RAM. Reflow at 320°C - 330°C with 35% airflow until RAM self-aligns.

COLD DIODE-MODE & DC BENCH SUPPLY DIAGNOSTIC MATRIX

1. BENCH DC POWER SUPPLY CURRENT SIGNATURES (4.0V VPH_PWR / VBAT HOOKUP)

   - Fault Signature 1: Direct Dead Short (0.000A -> Instant Over-Current Protection Trip @ 2.0A - 5.0A)

     * Defect: Primary VPH_PWR bus dead short to ground.

     * Root Cause: High-side buck MOSFET breakdown inside MAX77705C charger IC, S2MPB02 Master PMIC, or shorted 22uF ceramic decoupling capacitor on VPH_PWR near the main coils.

     * Action: Inject 1.2V / 3A on VPH_PWR with a thermal camera. If MAX77705C or S2MPB02 glows instantly at 0V, replace the affected IC.

   - Fault Signature 2: Total Zero Current Draw on Power Key Press (0.000A Static)

     * Defect: Standby power domain non-functional or PWR_KEY_N circuit open.

     * Root Cause: Broken trace on PWR_KEY_N line (missing 1.8V pull-up); dead 32.768 kHz RTC crystal; missing VDD_AO standby rail; cracked solder ball under S2MPB02 / PM8150 power input balls.

   - Fault Signature 3: Micro-Current Freeze (0.025A - 0.055A Constant Draw)

     * Defect: Master PMIC initiates boot, but Reference Clock or digital core logic fails.

     * Root Cause: Defective 26.000 MHz (Exynos) / 38.400 MHz (Qualcomm) reference crystal; short circuit on VDD_DIG / VDD_INT core rail (0.85V); open circuit on I2C/SPMI power control bus.

   - Fault Signature 4: PC Communication Diagnostic Test

     * Qualcomm Variant Test: Connect phone to PC via USB. If Device Manager enumerates "Qualcomm HS-USB QDLoader 9008" without test point shorting, all PMIC power rails are functional, but CPU cannot access RAM or UFS flash storage. Reballing CPU and RAM is mandatory.

     * Exynos Variant Test: Connect phone to PC while holding Vol Down + Bixby. If PC detects "SAMSUNG Mobile USB CDC Composite Device" and enters Odin Download Mode, CPU, RAM, and PMIC are fully operational; fault is software or display subsystem.

   - Fault Signature 5: Medium Current Bootloop (Hunts 0.090A -> 0.220A -> Drops to 0.000A -> Repeats)

     * Defect: Missing PS_HOLD handshake from the Application Processor.

     * Root Cause: PMIC generates all buck rails and asserts RESET_N, but processor crashes during bootloader execution due to corrupted UFS storage, broken UFS clock line (UFS_CLK), or cold solder joints on memory power rails.

2. COLD DIODE-MODE IMPEDANCE BENCHMARKS (RED PROBE TO GROUND, BLACK PROBE TO TARGET TEST POINT/INDUCTOR)

   - Baseline Diode Readings for Samsung S10 / Note 10 Power Nodes (Exynos 9820 / SM8150):

     * VPH_PWR Main Rail               : 0.380V - 0.460V  (If <0.100V: Primary system short)

     * VDD_MNG / VDD_APC0 Core Buck    : 0.050V - 0.100V  (Low diode reading is normal for high-current prime core)

     * VDD_BIG / VDD_APC1 Core Buck    : 0.055V - 0.110V  (If 0.000V: Silicon die shorted)

     * VDD_G3D / VDD_GFX GPU Core Buck : 0.050V - 0.100V  (If 0.000V: GPU core shorted)

     * VDD_MEM LPDDR4X Rail (Inductor) : 0.260V - 0.330V  (If <0.100V: RAM die compromised)

     * VDD_IO System 1.8V Rail (Inductor): 0.350V - 0.420V (If <0.180V: Peripheral bus shorted)

     * VDD_INT Baseband Core Buck      : 0.210V - 0.280V  (If <0.070V: Digital core leak)

     * UFS VCC Storage Rail (2.95V)    : 0.450V - 0.530V  (If OL: Broken trace from PMIC LDO)

     * UFS VCCQ Storage Rail (1.20V)   : 0.270V - 0.340V  (If <0.090V: UFS storage controller shorted)

     * PWR_KEY_N Power Key Line        : 0.580V - 0.680V  (If OL: Trace disconnect to PMIC)

     * PS_HOLD Line                    : 0.410V - 0.490V  (If 0.000V: CPU PS_HOLD pin shorted; if OL: Broken joint)

     * VDD_DISP (+4.6V) AMOLED Rail    : 0.460V - 0.540V  (If <0.150V: Display PMIC S2DOS05 failure)

     * VEE_DISP (-4.6V) AMOLED Rail    : 0.480V - 0.560V  (If <0.150V: Negative charge pump shorted)