SAM-14

SAMSUNG GALAXY A-SERIES EXYNOS HARDWARE ARCHITECTURE & SILICON TOPOLOGY

1. POWER TREE ARCHITECTURE: MASTER PMIC & S2MU004X / SM5713 SUB-PMIC ARBITRATION

   - Mid-range Samsung Exynos platforms (Exynos 9610/9611 in A50/A51; Exynos 7904/7884 in A30/A20/A10) utilize a coordinated dual-PMIC topology:

     * Master PMIC (S515 / S527S / S2MPB02):

       Connected directly to the internal main system bus VPH_PWR (3.6V - 4.2V). Generates Always-On standby rails (VDD_AO_1P8), houses the 26.000 MHz Master Crystal buffer, 32.768 kHz RTC clock, Power-On State Machine, and multi-phase synchronous buck converters supplying:

       - VDD_CPU_A73 (dynamic VID 0.65V - 1.15V for Cortex-A73 Big cluster)

       - VDD_CPU_A53 (dynamic VID 0.60V - 1.05V for Cortex-A53 Little cluster)

       - VDD_G3D (Mali-G72 MP3 / Mali-G71 MP2 GPU core dynamic rail)

       - VDD_MEM (1.125V LPDDR4X memory voltage)

       - VDD_IO (1.80V peripheral and bus interface logic)

     * Sub-PMIC & Charger (S2MU004X / S2MU005X / SM5713):

       Receives 5V/9V VBUS directly from the USB Type-C port. Houses the switching battery charger (Samsung Adaptive Fast Charging 15W), USB Type-C CC line detection and orientation controller, battery fuel gauge, battery NTC thermistor measurement circuit, and 5V OTG boost converter.

       CRITICAL BENCH REPAIR FACTOR: S2MU004X and SM5713 are the highest failure-rate chips on Galaxy A50 and A51. Common symptoms include: stuck on 0.000A with no charge, frozen on static yellow triangle / temperature warning icon, or continuous bootlooping on the Samsung logo due to cracked thermistor sense BGA solder joints.

2. SYSTEM BOOT SEQUENCE & TIMING BENCHMARK

   - Stage 1: VPH_PWR System Bus Generation

     * Connecting battery (VBAT 3.7V - 4.2V) or USB charger initializes the switching converter inside S2MU004X / SM5713, establishing the VPH_PWR rail (3.8V - 4.2V).

   - Stage 2: Standby Domain & Master 26 MHz Oscillator

     * Master PMIC (S515 / S527S) activates Always-On standby rails (VDD_AO_1P8).

     * Power key line (PWR_KEY_N) is biased to 1.8V. The 32.768 kHz RTC sleep clock stabilizes.

   - Stage 3: Hardware Power-On Trigger

     * Power key is held low (<0.4V) for >120ms.

     * Master PMIC enables the 26.000 MHz Master Reference Crystal (XO) and asserts XO_EN.

   - Stage 4: Synchronous Multi-Buck Activation

     * Bucks fire in strict chronological order:

       Buck 1 (VDD_INT / VDD_DIG 0.85V): Baseband digital logic and system bus.

       Buck 2 (VDD_MEM 1.125V): LPDDR4X RAM array power.

       Buck 3 & Buck 4 (VDD_CPU_A73 / VDD_CPU_A53 dynamic VID): CPU core clusters.

       Buck 5 (VDD_IO 1.80V): Peripheral bus and memory controller interface.

   - Stage 5: Storage Power, Reset Release & Handshake

     * UFS 2.1 power rails stabilize (VCC 2.95V, VCCQ 1.20V).

     * Master PMIC asserts RESET_N (1.8V) high to release the Exynos processor from reset.

     * Processor loads Primary Bootloader (PBL) from internal BootROM.

     * Within 500ms, the processor asserts PS_HOLD (1.8V) high back to the PMIC.

     * CRITICAL: If PS_HOLD fails to latch high within 500ms, the PMIC drops all buck outputs to 0V and restarts. On Galaxy A50/A51, thermal stress causes solder micro-cracks under the Exynos 9610/9611 CPU center balls, causing the phone to hang on the first "Samsung Galaxy A50" logo and restart indefinitely.

STEP-BY-STEP HOT AIR REWORK & REBALLING METHODOLOGY

1. UNDERFILL REMOVAL & POP SEPARATION (EXYNOS 9610 / 9611)

   - Thermal Protection:

     * Galaxy A-series motherboards use compact 8-layer PCBs with delicate plastic camera and sub-board FPC connectors. Cover adjacent UFS flash storage, battery connector, and microphone with dual-layer polyimide (Kapton) tape backed by 0.1mm adhesive copper foil.

   - Underfill Edge Cleaning:

     * Clamp motherboard in a CNC multi-axis repair fixture. Set hot air station to 230°C - 240°C with 35% airflow.

     * Use a specialized 0.1mm curved dental scraping probe to remove the tough black perimeter underfill fillet around the Exynos CPU package and surrounding 0201 decoupling capacitors. Do NOT apply lateral leverage against the PCB surface to avoid tearing top-layer ground copper.

   - Two-Step PoP Separation (Recommended):

     * Step A (RAM Removal): Apply RMA-218 or NC-559 flux around chip perimeter. Set hot air station to 335°C - 345°C (Quick 861DW benchmark, 40% airflow). Heat uniformly in circles for 25 seconds. Slide an ultra-thin 0.05mm separating blade between the upper LPDDR4X RAM and lower CPU die. Lift RAM gently when solder liquefies.

     * Step B (CPU Removal): Clean the upper ball grid of the CPU with a 2.0mm desoldering braid at 320°C. Apply flux around the CPU perimeter. Heat at 345°C - 355°C (45% - 50% airflow) for 30 seconds. Gently nudge the corner with tweezers; lift CPU vertically at a 90° angle once all lower solder balls melt completely.

   - Motherboard Pad Planarization:

     * Add leaded rosin flux and use a 2.5mm copper desoldering wick under a soldering iron chisel tip (T12-D24 / C210-020) set to 330°C.

     * Sweep lightly across the pad array until all residual lead-free solder is removed and pads are perfectly planar. Wipe clean with pure anhydrous isopropyl alcohol (IPA). Inspect under stereo microscope for pad oxidation or torn solder mask webbing.

2. PRECISION REBALLING WITH AMAOE SAM:14 STENCIL

   - Dual-Temperature Alloy Strategy (CRITICAL FOR POP):

     * Lower Layer (CPU to Motherboard): Use Medium-Temperature Leaded Solder Paste: Sn63/Pb37 (Melting Point: 183°C).

     * Upper Layer (CPU Upper Surface to LPDDR4X RAM): Use Low-to-Medium Temperature Solder Paste: Sn63/Pb37 (183°C) or specialized 158°C Bi-Ag alloy.

     * Rationale: When soldering the assembled CPU back to the motherboard, the lower balls must melt and seat properly without causing the upper RAM layer to overheat, bubble, or bridge internal solder balls.

   - Stencil Registration & Paste Packing:

     * Seat the cleaned Exynos CPU (e.g., 9610 or 7904) into its designated lower-layer aperture on the AMAOE SAM:14 plate.

     * Verify under stereo magnification (10x-20x) that all BGA pads align squarely with the laser openings.

     * Squeeze Sn63/Pb37 paste onto lint-free paper and press firmly with a spatula to absorb excess flux solvent until the paste achieves a matte, putty-like consistency.

     * Scrape paste firmly into the apertures with a stainless steel squeegee at a 45° angle. Scrape surface clean in a single diagonal stroke.

   - Solder Ball Formation:

     * Air Station Parameters: Temperature: 285°C - 300°C | Airflow: 25% - 30% (Low airflow prevents ball popping).

     * Direct nozzle 3cm - 4cm above the plate. Warm the surrounding steel plate first to relieve thermal stress, then sweep smoothly across the aperture grid.

     * Watch the paste melt into gleaming spherical balls. Allow 10 seconds to cool, then release the chip from the stencil underside using ESD tweezers.

   - Secondary Ball Finishing:

     * Apply a micro-droplet of liquid flux over the reballed spheres.

     * Reflow with hot air at 280°C for 3 seconds to perfect sphericity and eliminate micro-burrs.

   - Reballing LPDDR4X RAM:

     * Repeat identical procedure using the dedicated RAM aperture on the AMAOE SAM:14 plate.

3. MOTHERBOARD SOLDERING & ALIGNMENT

   - Dispense a micro-thin, uniform sheen of high-tack flux across the motherboard BGA pad array.

   - Align the Pin 1 orientation index (laser dot on CPU corner) with the silkscreen bracket on the PCB.

   - Soldering Parameters:

     * Temperature: 330°C - 340°C | Airflow: 40% - 45%.

     * Heat in smooth, wide circular loops around the chip boundary, gradually closing inward.

     * Once the solder reflows, the chip will sink slightly and self-center. Give one corner a microscopic tap with fine tweezers (<0.2mm displacement); the IC will immediately bounce back into center position due to liquid solder surface tension.

   - Solder Upper LPDDR4X RAM:

     * Allow CPU to cool for 2 minutes. Apply a micro-thin layer of flux to the top of the CPU die.

     * Align reballed LPDDR4X RAM. Reflow at 320°C - 330°C with 35% airflow until RAM self-aligns.

COLD DIODE-MODE & DC BENCH SUPPLY DIAGNOSTIC MATRIX

1. BENCH DC POWER SUPPLY CURRENT SIGNATURES (4.0V VPH_PWR / VBAT HOOKUP)

   - Fault Signature 1: Direct Dead Short (0.000A -> Instant Over-Current Protection Trip @ 2.0A - 5.0A)

     * Defect: Primary VPH_PWR bus dead short to ground.

     * Root Cause: High-side buck MOSFET breakdown inside S2MU004X / SM5713 charger IC or Master PMIC, or shorted 22uF ceramic decoupling capacitor on VPH_PWR.

     * Action: Inject 1.2V / 3A on VPH_PWR with a thermal camera. If S2MU004X or SM5713 glows instantly at 0V, replace the affected charger IC.

   - Fault Signature 2: Total Zero Current Draw on Power Key Press (0.000A Static)

     * Defect: Standby power domain non-functional or PWR_KEY_N circuit open.

     * Root Cause: Broken trace on PWR_KEY_N line (missing 1.8V pull-up); dead 32.768 kHz RTC crystal; missing VDD_AO standby rail; cracked solder ball under S2MU004X VBUS/VBAT sense pins.

   - Fault Signature 3: Micro-Current Freeze (0.020A - 0.045A Constant Draw)

     * Defect: Master PMIC initiates boot, but 26.000 MHz Reference Clock or digital core logic fails.

     * Root Cause: Defective 26.000 MHz reference crystal; short circuit on VDD_INT core rail (0.85V); open circuit on I2C communication bus between CPU and PMIC.

   - Fault Signature 4: "Hang on First Logo" / Reboot Loop (Hunts 0.120A -> 0.450A -> Drops to 0.000A -> Repeats)

     * Defect: Classic Samsung A50 / A51 frozen logo fault.

     * Root Cause: Thermal stress cracking under the Exynos 9610/9611 CPU center balls or RAM connection. The processor boots the kernel from UFS storage, but crashes when initializing the high-power Cortex-A73 cluster or high-speed LPDDR4X interface. Reballing CPU and RAM completely cures this fault.

   - Fault Signature 5: Samsung Odin Download Mode Diagnostic Verification

     * Test Procedure: Hold Volume Up + Volume Down while plugging in USB cable from PC.

     * Result: If PC detects "SAMSUNG Mobile USB CDC Composite Device" and enters Odin Download Mode, CPU, RAM, and PMIC are fully operational; fault is software firmware crash or corrupted user-data partition.

2. COLD DIODE-MODE IMPEDANCE BENCHMARKS (RED PROBE TO GROUND, BLACK PROBE TO TARGET TEST POINT/INDUCTOR)

   - Baseline Diode Readings for Samsung Galaxy A50 / A51 Power Nodes (Exynos 9610/9611):

     * VPH_PWR Main Rail               : 0.380V - 0.460V  (If <0.100V: Primary system short)

     * VDD_CPU_A73 Core Buck (Inductor): 0.065V - 0.125V  (Low diode reading is normal for high-current A73 cores)

     * VDD_CPU_A53 Core Buck (Inductor): 0.070V - 0.135V  (If 0.000V: Silicon die shorted)

     * VDD_G3D GPU Core Buck (Inductor): 0.060V - 0.120V  (If 0.000V: GPU core shorted)

     * VDD_MEM LPDDR4X Rail (Inductor) : 0.270V - 0.340V  (If <0.110V: RAM die compromised)

     * VDD_IO System 1.8V Rail (Inductor): 0.350V - 0.430V (If <0.180V: Peripheral bus shorted)

     * VDD_INT Baseband Core Buck      : 0.220V - 0.290V  (If <0.075V: Digital core leak)

     * UFS VCC Storage Rail (2.95V)    : 0.450V - 0.530V  (If OL: Broken trace from PMIC LDO)

     * UFS VCCQ Storage Rail (1.20V)   : 0.270V - 0.340V  (If <0.090V: UFS storage controller shorted)

     * PWR_KEY_N Power Key Line        : 0.580V - 0.680V  (If OL: Trace disconnect to PMIC)

     * PS_HOLD Line                    : 0.420V - 0.500V  (If 0.000V: CPU PS_HOLD pin shorted; if OL: Broken joint)

     * S2MU004X / SM5713 VBAT Pin      : 0.420V - 0.480V  (If <0.150V: Charger IC internal power stage shorted)

     * S2MU004X VBUS Input Pin         : 0.520V - 0.620V  (If OL: Blown charging protection fuse/OVP FET)