BOT DHRD IC

1. ARCHITECTURAL OVERVIEW & CIRCUIT SPECIFICATIONS

The Microchip TC1302B (Marking: "BOT") is an integrated dual CMOS low-dropout (LDO) regulator housed in an 8-terminal DFN package (3 mm x 3 mm). In smartphone power distribution networks, it isolates sensitive analog circuits from battery noise and switching noise generated by primary buck regulators:

- LDO 1 (VOUT1): Regulates from input (VIN = 2.7V - 6.0V, typically sourced from VDD_IO or V_BAT) down to 1.9V at up to 300 mA with a low dropout of ~104 mV.

- LDO 2 (VOUT2): Regulates down to 1.65V at up to 150 mA with a low dropout of ~150 mV.

- Shutdown Logic: Features independent active-high shutdown control pins (SHDN1 on pin 4, SHDN2 on pin 5) pulled high by AP/PMIC GPIO lines to selectively enable sub-modules.

- Noise Reduction: Features a reference bypass pin (BYPASS) connected to a 10 nF ceramic capacitor to suppress internal bandgap reference noise.

- Protection Schemes: Includes internal thermal shutdown protection (die junction trip point at ~150°C) and independent cycle-by-cycle overcurrent limiters.

2. PIN ASSIGNMENT (DFN-8 3x3 mm PACKAGE)

- Pin 1: VIN (Power input supply, 2.7V to 6.0V; requires 1 µF to 4.7 µF input capacitor to GND)

- Pin 2: VOUT1 (1.9V regulated output @ 300 mA; requires ≥1 µF ceramic output capacitor)

- Pin 3: VOUT2 (1.65V regulated output @ 150 mA; requires ≥1 µF ceramic output capacitor)

- Pin 4: SHDN1 (Active-high logic enable for LDO 1)

- Pin 5: SHDN2 (Active-high logic enable for LDO 2)

- Pin 6: GND (Ground reference terminal)

- Pin 7: BYPASS (Reference bypass capacitor terminal, typically 10 nF to ground)

- Pin 8: NC / SENSE (No internal connection or voltage feedback sense depending on sub-revision)

- Exposed Pad (EPAD): Bottom center metallic thermal pad; must be soldered directly to the PCB ground plane for heatsinking and electrical ground integrity.

3. IN-CIRCUIT TROUBLESHOOTING & DIAGNOSTIC MEASUREMENTS

- Cold Impedance Testing (Multimeter Diode Mode; Red probe on PCB ground, Black probe on test point):

  * Pin 1 (VIN): Normal expected reading ~0.450V - 0.550V. (0.000V indicates blown input protection TVS or shorted input filtering cap).

  * Pin 2 (VOUT1 - 1.9V): Normal expected reading ~0.400V - 0.500V.

  * Pin 3 (VOUT2 - 1.65V): Normal expected reading ~0.400V - 0.500V.

  * Pin 4 & Pin 5 (SHDN1 & SHDN2): Normal expected reading ~0.500V - 0.650V (measuring the driving GPIO protection diodes).

  * If VOUT1 or VOUT2 displays 0.000V (dead short), inject 1.2V - 1.5V (limited to 1.5A) via a DC bench power supply onto the output rail while using thermal imaging or freeze spray to confirm whether the IC itself or an external decoupling capacitor is overheating.

- Live Voltage Measurement (With phone powered and target camera/sensor active):

  * Measure Pin 1: Must show ≥3.3V battery/main input.

  * Measure Pin 4 & Pin 5: Must show logic HIGH (typically 1.8V GPIO signal).

  * Measure Pin 2 & Pin 3: Must show stable 1.90V and 1.65V respectively. If input and enable are high but output is 0V and not shorted to ground, the IC internal pass elements are blown open and the chip must be replaced.

4. REQUIRED WORKSHOP TOOLS & CONSUMABLES

- Hot Air Rework Station (Quick 861DW, Atten ST-862D, or equivalent) with 4.0 mm - 5.0 mm nozzle.

- Micro-soldering iron station equipped with a fine knife tip (JBC C210-020 or T12-K).

- Stereo microscope with minimum 20x to 45x optical zoom.

- Consumables: Rosin-based tacky no-clean flux (Amtech NC-559-V2-TF), Sn63/Pb37 leaded solder wire (0.2 mm - 0.3 mm), Sn63/Pb37 solder paste (183°C melting point), fine desoldering wick (1.0 mm to 1.5 mm), 99.9% pure Isopropyl Alcohol (IPA), ESD-safe tweezers, high-temp Kapton tape.

5. STEP-BY-STEP REWORK PROTOCOL FOR DFN-8 PACKAGE

Step 1: Board Clamping & Thermal Shielding

- Lock the motherboard securely into a motherboard jig or universal PCB holder.

- Apply high-temperature Kapton tape over adjacent fragile components (plastic FPC camera connectors, MEMS microphones, shielded RF cans) within a 1.5 cm radius.

- Place a copper heat shield coin over the CPU or memory chip located on the reverse side of the board to deflect conducted thermal energy.

Step 2: Desoldering Faulty IC

- Dispense a moderate drop of tacky flux around the perimeter of the DFN-8 chip.

- Set hot air rework station to 330°C - 340°C with 35-40 LPM airflow.

- Hold the nozzle vertically (~90°) at a distance of 1.5 cm to 2 cm, executing small circular passes over the package for 15 to 25 seconds.

- Because DFN-8 packages possess a large bottom exposed thermal ground pad (EPAD), ensure heat thoroughly penetrates to melt the center ground solder pool.

- Gently nudge the corner of the chip with curved tweezers; once the package floats freely on molten solder, lift straight up. Do not force or slide the package to prevent tearing PCB pads.

Step 3: Site Dressing & Pad Planarization

- Add fresh flux to the logic board footprint.

- Tin the soldering iron tip (set to 340°C) with leaded Sn63/Pb37 solder and sweep across the 8 perimeter pads and center thermal pad to lower the melting temperature of the residual factory lead-free alloy.

- Lay copper desoldering braid flat over the pads and sweep gently with the iron tip to remove all excess solder.

- CRITICAL: Ensure the center thermal ground pad is completely flat and level with the outer 8 signal pads. An oversized solder mound on the center pad will pivot the package like a seesaw, lifting the outer pins and causing open-circuit defects.

- Scrub the pad footprint clean using an IPA-dampened lint-free swab. Inspect under the microscope for torn traces or solder bridges.

Step 4: New Component Preparation & Alignment

- Spread an ultra-thin, translucent film of tacky flux across the logic board footprint. Excess flux will cause this miniature leadless chip to hydroplane or twist out of position during reflow.

- Position the replacement TC1302BOT IC onto the footprint using fine tweezers.

- Align the Pin 1 orientation chamfer/dot with the silkscreen indicator on the PCB. Verify that the outer perimeter leads register accurately with the board pads.

Step 5: Reflow Installation & Self-Alignment

- Direct hot air vertically at 320°C - 330°C with reduced airflow (25-30 LPM) to avoid displacing the chip before the solder melts.

- Warm the surrounding board area for 10 seconds, then focus heat directly above the package.

- As the solder paste melts at 183°C, the chip will settle downward and self-center over the footprint pads via molten surface tension.

- Perform the "tweezer tap" test: lightly tap the upper corner of the plastic body with tweezers by a fraction of a millimeter. The chip must snap immediately back into alignment, confirming complete liquidus phase on all outer pads and the central thermal ground pad.

- Withdraw the hot air nozzle vertically and hold the board stationary.

Step 6: Post-Rework Verification & Validation

- Allow natural cooling for 2-3 minutes. Do not use cooling sprays or compressed air to avoid inducing thermal stress fractures in the internal silicon die.

- Clean all flux residue using 99.9% IPA and a soft antistatic brush.

- Re-measure diode mode values on Pin 1 (VIN), Pin 2 (VOUT1), Pin 3 (VOUT2), and Pin 4/5 (SHDN1/2) to confirm normal baseline values and rule out inter-pin bridging.

- Power the logic board using a regulated DC power supply; initiate camera/sensor operation and verify that steady 1.90V and 1.65V outputs are delivered to the load.